diff options
Diffstat (limited to 'test/CodeGen/AMDGPU/big_alu.ll')
| -rw-r--r-- | test/CodeGen/AMDGPU/big_alu.ll | 2345 |
1 files changed, 1242 insertions, 1103 deletions
diff --git a/test/CodeGen/AMDGPU/big_alu.ll b/test/CodeGen/AMDGPU/big_alu.ll index 2671c5d102b30..0ab22b350f50f 100644 --- a/test/CodeGen/AMDGPU/big_alu.ll +++ b/test/CodeGen/AMDGPU/big_alu.ll @@ -1,1173 +1,1312 @@ -;RUN: llc < %s -march=r600 -mcpu=cedar +; RUN: llc -march=r600 -mcpu=cedar < %s -;This test ensures that R600 backend can handle ifcvt properly -;and do not generate ALU clauses with more than 128 instructions. +; This test ensures that R600 backend can handle ifcvt properly -define void @main(<4 x float> inreg %reg0, <4 x float> inreg %reg1, <4 x float> inreg %reg2, <4 x float> inreg %reg3, <4 x float> inreg %reg4, <4 x float> inreg %reg5, <4 x float> inreg %reg6, <4 x float> inreg %reg7, <4 x float> inreg %reg8, <4 x float> inreg %reg9) #0 { +define amdgpu_ps void @main(<4 x float> inreg %reg0, <4 x float> inreg %reg1, <4 x float> inreg %reg2, <4 x float> inreg %reg3, <4 x float> inreg %reg4, <4 x float> inreg %reg5, <4 x float> inreg %reg6, <4 x float> inreg %reg7, <4 x float> inreg %reg8, <4 x float> inreg %reg9) { main_body: - %0 = extractelement <4 x float> %reg0, i32 0 - %1 = extractelement <4 x float> %reg0, i32 1 - %2 = extractelement <4 x float> %reg0, i32 2 - %3 = extractelement <4 x float> %reg0, i32 3 - %4 = extractelement <4 x float> %reg1, i32 0 - %5 = extractelement <4 x float> %reg9, i32 0 - %6 = extractelement <4 x float> %reg8, i32 0 - %7 = fcmp ugt float %6, 0.000000e+00 - %8 = select i1 %7, float %4, float %5 - %9 = extractelement <4 x float> %reg1, i32 1 - %10 = extractelement <4 x float> %reg9, i32 1 - %11 = extractelement <4 x float> %reg8, i32 0 - %12 = fcmp ugt float %11, 0.000000e+00 - %13 = select i1 %12, float %9, float %10 - %14 = extractelement <4 x float> %reg1, i32 2 - %15 = extractelement <4 x float> %reg9, i32 2 - %16 = extractelement <4 x float> %reg8, i32 0 - %17 = fcmp ugt float %16, 0.000000e+00 - %18 = select i1 %17, float %14, float %15 - %19 = extractelement <4 x float> %reg1, i32 3 - %20 = extractelement <4 x float> %reg9, i32 3 - %21 = extractelement <4 x float> %reg8, i32 0 - %22 = extractelement <4 x float> %reg2, i32 0 - %23 = extractelement <4 x float> %reg2, i32 1 - %24 = extractelement <4 x float> %reg2, i32 2 - %25 = extractelement <4 x float> %reg2, i32 3 - %26 = extractelement <4 x float> %reg3, i32 0 - %27 = extractelement <4 x float> %reg3, i32 1 - %28 = extractelement <4 x float> %reg3, i32 2 - %29 = extractelement <4 x float> %reg3, i32 3 - %30 = extractelement <4 x float> %reg4, i32 0 - %31 = extractelement <4 x float> %reg4, i32 1 - %32 = extractelement <4 x float> %reg4, i32 2 - %33 = extractelement <4 x float> %reg4, i32 3 - %34 = extractelement <4 x float> %reg5, i32 0 - %35 = extractelement <4 x float> %reg5, i32 1 - %36 = extractelement <4 x float> %reg5, i32 2 - %37 = extractelement <4 x float> %reg5, i32 3 - %38 = extractelement <4 x float> %reg6, i32 0 - %39 = extractelement <4 x float> %reg6, i32 1 - %40 = extractelement <4 x float> %reg6, i32 2 - %41 = extractelement <4 x float> %reg6, i32 3 - %42 = extractelement <4 x float> %reg7, i32 0 - %43 = extractelement <4 x float> %reg7, i32 1 - %44 = extractelement <4 x float> %reg7, i32 2 - %45 = extractelement <4 x float> %reg7, i32 3 - %46 = load <4 x float>, <4 x float> addrspace(8)* getelementptr ([1024 x <4 x float>], [1024 x <4 x float>] addrspace(8)* null, i64 0, i32 11) - %47 = extractelement <4 x float> %46, i32 0 - %48 = load <4 x float>, <4 x float> addrspace(8)* getelementptr ([1024 x <4 x float>], [1024 x <4 x float>] addrspace(8)* null, i64 0, i32 11) - %49 = extractelement <4 x float> %48, i32 1 - %50 = load <4 x float>, <4 x float> addrspace(8)* getelementptr ([1024 x <4 x float>], [1024 x <4 x float>] addrspace(8)* null, i64 0, i32 11) - %51 = extractelement <4 x float> %50, i32 2 - %52 = load <4 x float>, <4 x float> addrspace(8)* getelementptr ([1024 x <4 x float>], [1024 x <4 x float>] addrspace(8)* null, i64 0, i32 12) - %53 = extractelement <4 x float> %52, i32 0 - %54 = load <4 x float>, <4 x float> addrspace(8)* getelementptr ([1024 x <4 x float>], [1024 x <4 x float>] addrspace(8)* null, i64 0, i32 14) - %55 = extractelement <4 x float> %54, i32 0 - %56 = load <4 x float>, <4 x float> addrspace(8)* getelementptr ([1024 x <4 x float>], [1024 x <4 x float>] addrspace(8)* null, i64 0, i32 14) - %57 = extractelement <4 x float> %56, i32 1 - %58 = load <4 x float>, <4 x float> addrspace(8)* getelementptr ([1024 x <4 x float>], [1024 x <4 x float>] addrspace(8)* null, i64 0, i32 14) - %59 = extractelement <4 x float> %58, i32 2 - %60 = load <4 x float>, <4 x float> addrspace(8)* getelementptr ([1024 x <4 x float>], [1024 x <4 x float>] addrspace(8)* null, i64 0, i32 14) - %61 = extractelement <4 x float> %60, i32 3 - %62 = load <4 x float>, <4 x float> addrspace(8)* getelementptr ([1024 x <4 x float>], [1024 x <4 x float>] addrspace(8)* null, i64 0, i32 16) - %63 = extractelement <4 x float> %62, i32 0 - %64 = load <4 x float>, <4 x float> addrspace(8)* getelementptr ([1024 x <4 x float>], [1024 x <4 x float>] addrspace(8)* null, i64 0, i32 16) - %65 = extractelement <4 x float> %64, i32 1 - %66 = load <4 x float>, <4 x float> addrspace(8)* getelementptr ([1024 x <4 x float>], [1024 x <4 x float>] addrspace(8)* null, i64 0, i32 16) - %67 = extractelement <4 x float> %66, i32 2 - %68 = load <4 x float>, <4 x float> addrspace(8)* getelementptr ([1024 x <4 x float>], [1024 x <4 x float>] addrspace(8)* null, i64 0, i32 9) - %69 = extractelement <4 x float> %68, i32 0 - %70 = fcmp oge float %69, 3.500000e+00 - %71 = sext i1 %70 to i32 - %72 = bitcast i32 %71 to float - %73 = bitcast float %72 to i32 - %74 = icmp ne i32 %73, 0 - %. = select i1 %74, float 0.000000e+00, float 0.000000e+00 - %75 = load <4 x float>, <4 x float> addrspace(8)* getelementptr ([1024 x <4 x float>], [1024 x <4 x float>] addrspace(8)* null, i64 0, i32 9) - %76 = extractelement <4 x float> %75, i32 0 - %77 = fcmp oge float %76, 2.000000e+00 - %78 = sext i1 %77 to i32 - %79 = bitcast i32 %78 to float - %80 = bitcast float %79 to i32 - %81 = icmp ne i32 %80, 0 - br i1 %81, label %IF137, label %ENDIF136 + %tmp = extractelement <4 x float> %reg0, i32 0 + %tmp1 = extractelement <4 x float> %reg0, i32 1 + %tmp2 = extractelement <4 x float> %reg0, i32 2 + %tmp3 = extractelement <4 x float> %reg0, i32 3 + %tmp4 = extractelement <4 x float> %reg1, i32 0 + %tmp5 = extractelement <4 x float> %reg9, i32 0 + %tmp6 = extractelement <4 x float> %reg8, i32 0 + %tmp7 = fcmp ugt float %tmp6, 0.000000e+00 + %tmp8 = select i1 %tmp7, float %tmp4, float %tmp5 + %tmp9 = extractelement <4 x float> %reg1, i32 1 + %tmp10 = extractelement <4 x float> %reg9, i32 1 + %tmp11 = extractelement <4 x float> %reg8, i32 0 + %tmp12 = fcmp ugt float %tmp11, 0.000000e+00 + %tmp13 = select i1 %tmp12, float %tmp9, float %tmp10 + %tmp14 = extractelement <4 x float> %reg1, i32 2 + %tmp15 = extractelement <4 x float> %reg9, i32 2 + %tmp16 = extractelement <4 x float> %reg8, i32 0 + %tmp17 = fcmp ugt float %tmp16, 0.000000e+00 + %tmp18 = select i1 %tmp17, float %tmp14, float %tmp15 + %tmp19 = extractelement <4 x float> %reg1, i32 3 + %tmp20 = extractelement <4 x float> %reg9, i32 3 + %tmp21 = extractelement <4 x float> %reg8, i32 0 + %tmp22 = extractelement <4 x float> %reg2, i32 0 + %tmp23 = extractelement <4 x float> %reg2, i32 1 + %tmp24 = extractelement <4 x float> %reg2, i32 2 + %tmp25 = extractelement <4 x float> %reg2, i32 3 + %tmp26 = extractelement <4 x float> %reg3, i32 0 + %tmp27 = extractelement <4 x float> %reg3, i32 1 + %tmp28 = extractelement <4 x float> %reg3, i32 2 + %tmp29 = extractelement <4 x float> %reg3, i32 3 + %tmp30 = extractelement <4 x float> %reg4, i32 0 + %tmp31 = extractelement <4 x float> %reg4, i32 1 + %tmp32 = extractelement <4 x float> %reg4, i32 2 + %tmp33 = extractelement <4 x float> %reg4, i32 3 + %tmp34 = extractelement <4 x float> %reg5, i32 0 + %tmp35 = extractelement <4 x float> %reg5, i32 1 + %tmp36 = extractelement <4 x float> %reg5, i32 2 + %tmp37 = extractelement <4 x float> %reg5, i32 3 + %tmp38 = extractelement <4 x float> %reg6, i32 0 + %tmp39 = extractelement <4 x float> %reg6, i32 1 + %tmp40 = extractelement <4 x float> %reg6, i32 2 + %tmp41 = extractelement <4 x float> %reg6, i32 3 + %tmp42 = extractelement <4 x float> %reg7, i32 0 + %tmp43 = extractelement <4 x float> %reg7, i32 1 + %tmp44 = extractelement <4 x float> %reg7, i32 2 + %tmp45 = extractelement <4 x float> %reg7, i32 3 + %tmp46 = load <4 x float>, <4 x float> addrspace(8)* getelementptr ([1024 x <4 x float>], [1024 x <4 x float>] addrspace(8)* null, i64 0, i32 11) + %tmp47 = extractelement <4 x float> %tmp46, i32 0 + %tmp48 = load <4 x float>, <4 x float> addrspace(8)* getelementptr ([1024 x <4 x float>], [1024 x <4 x float>] addrspace(8)* null, i64 0, i32 11) + %tmp49 = extractelement <4 x float> %tmp48, i32 1 + %tmp50 = load <4 x float>, <4 x float> addrspace(8)* getelementptr ([1024 x <4 x float>], [1024 x <4 x float>] addrspace(8)* null, i64 0, i32 11) + %tmp51 = extractelement <4 x float> %tmp50, i32 2 + %tmp52 = load <4 x float>, <4 x float> addrspace(8)* getelementptr ([1024 x <4 x float>], [1024 x <4 x float>] addrspace(8)* null, i64 0, i32 12) + %tmp53 = extractelement <4 x float> %tmp52, i32 0 + %tmp54 = load <4 x float>, <4 x float> addrspace(8)* getelementptr ([1024 x <4 x float>], [1024 x <4 x float>] addrspace(8)* null, i64 0, i32 14) + %tmp55 = extractelement <4 x float> %tmp54, i32 0 + %tmp56 = load <4 x float>, <4 x float> addrspace(8)* getelementptr ([1024 x <4 x float>], [1024 x <4 x float>] addrspace(8)* null, i64 0, i32 14) + %tmp57 = extractelement <4 x float> %tmp56, i32 1 + %tmp58 = load <4 x float>, <4 x float> addrspace(8)* getelementptr ([1024 x <4 x float>], [1024 x <4 x float>] addrspace(8)* null, i64 0, i32 14) + %tmp59 = extractelement <4 x float> %tmp58, i32 2 + %tmp60 = load <4 x float>, <4 x float> addrspace(8)* getelementptr ([1024 x <4 x float>], [1024 x <4 x float>] addrspace(8)* null, i64 0, i32 14) + %tmp61 = extractelement <4 x float> %tmp60, i32 3 + %tmp62 = load <4 x float>, <4 x float> addrspace(8)* getelementptr ([1024 x <4 x float>], [1024 x <4 x float>] addrspace(8)* null, i64 0, i32 16) + %tmp63 = extractelement <4 x float> %tmp62, i32 0 + %tmp64 = load <4 x float>, <4 x float> addrspace(8)* getelementptr ([1024 x <4 x float>], [1024 x <4 x float>] addrspace(8)* null, i64 0, i32 16) + %tmp65 = extractelement <4 x float> %tmp64, i32 1 + %tmp66 = load <4 x float>, <4 x float> addrspace(8)* getelementptr ([1024 x <4 x float>], [1024 x <4 x float>] addrspace(8)* null, i64 0, i32 16) + %tmp67 = extractelement <4 x float> %tmp66, i32 2 + %tmp68 = load <4 x float>, <4 x float> addrspace(8)* getelementptr ([1024 x <4 x float>], [1024 x <4 x float>] addrspace(8)* null, i64 0, i32 9) + %tmp69 = extractelement <4 x float> %tmp68, i32 0 + %tmp70 = fcmp oge float %tmp69, 3.500000e+00 + %tmp71 = sext i1 %tmp70 to i32 + %tmp72 = bitcast i32 %tmp71 to float + %tmp73 = bitcast float %tmp72 to i32 + %tmp74 = icmp ne i32 %tmp73, 0 + %. = select i1 %tmp74, float 0.000000e+00, float 0.000000e+00 + %tmp75 = load <4 x float>, <4 x float> addrspace(8)* getelementptr ([1024 x <4 x float>], [1024 x <4 x float>] addrspace(8)* null, i64 0, i32 9) + %tmp76 = extractelement <4 x float> %tmp75, i32 0 + %tmp77 = fcmp oge float %tmp76, 2.000000e+00 + %tmp78 = sext i1 %tmp77 to i32 + %tmp79 = bitcast i32 %tmp78 to float + %tmp80 = bitcast float %tmp79 to i32 + %tmp81 = icmp ne i32 %tmp80, 0 + br i1 %tmp81, label %IF137, label %ENDIF136 IF137: ; preds = %main_body - %82 = insertelement <4 x float> undef, float %30, i32 0 - %83 = insertelement <4 x float> %82, float %31, i32 1 - %84 = insertelement <4 x float> %83, float %32, i32 2 - %85 = insertelement <4 x float> %84, float 0.000000e+00, i32 3 - %86 = insertelement <4 x float> undef, float %30, i32 0 - %87 = insertelement <4 x float> %86, float %31, i32 1 - %88 = insertelement <4 x float> %87, float %32, i32 2 - %89 = insertelement <4 x float> %88, float 0.000000e+00, i32 3 - %90 = call float @llvm.AMDGPU.dp4(<4 x float> %85, <4 x float> %89) - %91 = call float @llvm.AMDGPU.rsq.f32(float %90) - %92 = fmul float %30, %91 - %93 = fmul float %31, %91 - %94 = fmul float %32, %91 - %95 = insertelement <4 x float> undef, float %92, i32 0 - %96 = insertelement <4 x float> %95, float %93, i32 1 - %97 = insertelement <4 x float> %96, float %94, i32 2 - %98 = insertelement <4 x float> %97, float 0.000000e+00, i32 3 - %99 = insertelement <4 x float> undef, float %37, i32 0 - %100 = insertelement <4 x float> %99, float %38, i32 1 - %101 = insertelement <4 x float> %100, float %39, i32 2 - %102 = insertelement <4 x float> %101, float 0.000000e+00, i32 3 - %103 = call float @llvm.AMDGPU.dp4(<4 x float> %98, <4 x float> %102) - %104 = insertelement <4 x float> undef, float %92, i32 0 - %105 = insertelement <4 x float> %104, float %93, i32 1 - %106 = insertelement <4 x float> %105, float %94, i32 2 - %107 = insertelement <4 x float> %106, float 0.000000e+00, i32 3 - %108 = insertelement <4 x float> undef, float %40, i32 0 - %109 = insertelement <4 x float> %108, float %41, i32 1 - %110 = insertelement <4 x float> %109, float %42, i32 2 - %111 = insertelement <4 x float> %110, float 0.000000e+00, i32 3 - %112 = call float @llvm.AMDGPU.dp4(<4 x float> %107, <4 x float> %111) - %113 = fsub float -0.000000e+00, %92 - %114 = fsub float -0.000000e+00, %93 - %115 = fsub float -0.000000e+00, %94 - %116 = insertelement <4 x float> undef, float %34, i32 0 - %117 = insertelement <4 x float> %116, float %35, i32 1 - %118 = insertelement <4 x float> %117, float %36, i32 2 - %119 = insertelement <4 x float> %118, float 0.000000e+00, i32 3 - %120 = insertelement <4 x float> undef, float %113, i32 0 - %121 = insertelement <4 x float> %120, float %114, i32 1 - %122 = insertelement <4 x float> %121, float %115, i32 2 - %123 = insertelement <4 x float> %122, float 0.000000e+00, i32 3 - %124 = call float @llvm.AMDGPU.dp4(<4 x float> %119, <4 x float> %123) - %125 = fdiv float 1.000000e+00, %124 - %126 = load <4 x float>, <4 x float> addrspace(8)* getelementptr ([1024 x <4 x float>], [1024 x <4 x float>] addrspace(8)* null, i64 0, i32 5) - %127 = extractelement <4 x float> %126, i32 0 - %128 = fmul float %127, %125 - %129 = fmul float %103, %128 - %130 = fmul float %112, %128 - %131 = bitcast float %. to i32 - %132 = sitofp i32 %131 to float - %133 = fdiv float 1.000000e+00, %132 - %134 = bitcast float %. to i32 - %135 = add i32 %134, -1 - %136 = bitcast i32 %135 to float - %137 = bitcast float %136 to i32 + %tmp82 = insertelement <4 x float> undef, float %tmp30, i32 0 + %tmp83 = insertelement <4 x float> %tmp82, float %tmp31, i32 1 + %tmp84 = insertelement <4 x float> %tmp83, float %tmp32, i32 2 + %tmp85 = insertelement <4 x float> %tmp84, float 0.000000e+00, i32 3 + %tmp86 = insertelement <4 x float> undef, float %tmp30, i32 0 + %tmp87 = insertelement <4 x float> %tmp86, float %tmp31, i32 1 + %tmp88 = insertelement <4 x float> %tmp87, float %tmp32, i32 2 + %tmp89 = insertelement <4 x float> %tmp88, float 0.000000e+00, i32 3 + %tmp90 = call float @llvm.r600.dot4(<4 x float> %tmp85, <4 x float> %tmp89) + %tmp91 = call float @llvm.r600.recipsqrt.clamped.f32(float %tmp90) + %tmp92 = fmul float %tmp30, %tmp91 + %tmp93 = fmul float %tmp31, %tmp91 + %tmp94 = fmul float %tmp32, %tmp91 + %tmp95 = insertelement <4 x float> undef, float %tmp92, i32 0 + %tmp96 = insertelement <4 x float> %tmp95, float %tmp93, i32 1 + %tmp97 = insertelement <4 x float> %tmp96, float %tmp94, i32 2 + %tmp98 = insertelement <4 x float> %tmp97, float 0.000000e+00, i32 3 + %tmp99 = insertelement <4 x float> undef, float %tmp37, i32 0 + %tmp100 = insertelement <4 x float> %tmp99, float %tmp38, i32 1 + %tmp101 = insertelement <4 x float> %tmp100, float %tmp39, i32 2 + %tmp102 = insertelement <4 x float> %tmp101, float 0.000000e+00, i32 3 + %tmp103 = call float @llvm.r600.dot4(<4 x float> %tmp98, <4 x float> %tmp102) + %tmp104 = insertelement <4 x float> undef, float %tmp92, i32 0 + %tmp105 = insertelement <4 x float> %tmp104, float %tmp93, i32 1 + %tmp106 = insertelement <4 x float> %tmp105, float %tmp94, i32 2 + %tmp107 = insertelement <4 x float> %tmp106, float 0.000000e+00, i32 3 + %tmp108 = insertelement <4 x float> undef, float %tmp40, i32 0 + %tmp109 = insertelement <4 x float> %tmp108, float %tmp41, i32 1 + %tmp110 = insertelement <4 x float> %tmp109, float %tmp42, i32 2 + %tmp111 = insertelement <4 x float> %tmp110, float 0.000000e+00, i32 3 + %tmp112 = call float @llvm.r600.dot4(<4 x float> %tmp107, <4 x float> %tmp111) + %tmp113 = fsub float -0.000000e+00, %tmp92 + %tmp114 = fsub float -0.000000e+00, %tmp93 + %tmp115 = fsub float -0.000000e+00, %tmp94 + %tmp116 = insertelement <4 x float> undef, float %tmp34, i32 0 + %tmp117 = insertelement <4 x float> %tmp116, float %tmp35, i32 1 + %tmp118 = insertelement <4 x float> %tmp117, float %tmp36, i32 2 + %tmp119 = insertelement <4 x float> %tmp118, float 0.000000e+00, i32 3 + %tmp120 = insertelement <4 x float> undef, float %tmp113, i32 0 + %tmp121 = insertelement <4 x float> %tmp120, float %tmp114, i32 1 + %tmp122 = insertelement <4 x float> %tmp121, float %tmp115, i32 2 + %tmp123 = insertelement <4 x float> %tmp122, float 0.000000e+00, i32 3 + %tmp124 = call float @llvm.r600.dot4(<4 x float> %tmp119, <4 x float> %tmp123) + %tmp125 = fdiv float 1.000000e+00, %tmp124 + %tmp126 = load <4 x float>, <4 x float> addrspace(8)* getelementptr ([1024 x <4 x float>], [1024 x <4 x float>] addrspace(8)* null, i64 0, i32 5) + %tmp127 = extractelement <4 x float> %tmp126, i32 0 + %tmp128 = fmul float %tmp127, %tmp125 + %tmp129 = fmul float %tmp103, %tmp128 + %tmp130 = fmul float %tmp112, %tmp128 + %tmp131 = bitcast float %. to i32 + %tmp132 = sitofp i32 %tmp131 to float + %tmp133 = fdiv float 1.000000e+00, %tmp132 + %tmp134 = bitcast float %. to i32 + %tmp135 = add i32 %tmp134, -1 + %tmp136 = bitcast i32 %tmp135 to float + %tmp137 = bitcast float %tmp136 to i32 br label %LOOP -ENDIF136: ; preds = %main_body, %ENDIF154 - %temp68.1 = phi float [ %600, %ENDIF154 ], [ 0.000000e+00, %main_body ] - %temp69.0 = phi float [ %602, %ENDIF154 ], [ 0.000000e+00, %main_body ] - %temp70.0 = phi float [ %604, %ENDIF154 ], [ 1.000000e+00, %main_body ] - %138 = fmul float %26, 0x3F847AE140000000 - %139 = fmul float %27, 0x3F847AE140000000 - %140 = fmul float %28, 0x3F847AE140000000 - %141 = insertelement <4 x float> undef, float %138, i32 0 - %142 = insertelement <4 x float> %141, float %139, i32 1 - %143 = insertelement <4 x float> %142, float %140, i32 2 - %144 = insertelement <4 x float> %143, float 0.000000e+00, i32 3 - %145 = extractelement <4 x float> %144, i32 0 - %146 = extractelement <4 x float> %144, i32 1 - %147 = extractelement <4 x float> %144, i32 2 - %148 = extractelement <4 x float> %144, i32 3 - %149 = insertelement <4 x float> undef, float %145, i32 0 - %150 = insertelement <4 x float> %149, float %146, i32 1 - %151 = insertelement <4 x float> %150, float %147, i32 2 - %152 = insertelement <4 x float> %151, float %148, i32 3 - %153 = call <4 x float> @llvm.AMDGPU.tex(<4 x float> %152, i32 16, i32 0, i32 3) - %154 = extractelement <4 x float> %153, i32 0 - %155 = extractelement <4 x float> %153, i32 1 - %156 = extractelement <4 x float> %153, i32 2 - %157 = extractelement <4 x float> %153, i32 3 - %158 = fmul float %26, 0x3F45A07B40000000 - %159 = fmul float %27, 0x3F45A07B40000000 - %160 = fmul float %28, 0x3F45A07B40000000 - %161 = insertelement <4 x float> undef, float %158, i32 0 - %162 = insertelement <4 x float> %161, float %159, i32 1 - %163 = insertelement <4 x float> %162, float %160, i32 2 - %164 = insertelement <4 x float> %163, float 0.000000e+00, i32 3 - %165 = extractelement <4 x float> %164, i32 0 - %166 = extractelement <4 x float> %164, i32 1 - %167 = extractelement <4 x float> %164, i32 2 - %168 = extractelement <4 x float> %164, i32 3 - %169 = insertelement <4 x float> undef, float %165, i32 0 - %170 = insertelement <4 x float> %169, float %166, i32 1 - %171 = insertelement <4 x float> %170, float %167, i32 2 - %172 = insertelement <4 x float> %171, float %168, i32 3 - %173 = call <4 x float> @llvm.AMDGPU.tex(<4 x float> %172, i32 16, i32 0, i32 3) - %174 = extractelement <4 x float> %173, i32 0 - %175 = extractelement <4 x float> %173, i32 1 - %176 = extractelement <4 x float> %173, i32 2 - %177 = extractelement <4 x float> %173, i32 3 - %178 = fmul float %176, 3.000000e+03 - %179 = fadd float %178, %28 - %180 = fdiv float 1.000000e+00, %33 - %181 = fmul float %32, %180 - %182 = call float @fabs(float %181) - %183 = fmul float %174, 0x3FD99999A0000000 - %184 = fadd float %183, 0x3FAEB851E0000000 - %185 = fmul float %175, 0x3FE3333340000000 - %186 = fadd float %185, %184 - %187 = fmul float %176, 2.000000e+00 - %188 = fadd float %187, %186 - %189 = fmul float %177, 4.000000e+00 - %190 = fadd float %189, %188 - %191 = fmul float %154, 0x3FB99999A0000000 - %192 = fadd float %191, %190 - %193 = fmul float %155, 0x3FD99999A0000000 - %194 = fadd float %193, %192 - %195 = fmul float %156, 0x3FE99999A0000000 - %196 = fadd float %195, %194 - %197 = fmul float %157, 0x4000CCCCC0000000 - %198 = fadd float %197, %196 - %199 = fmul float 0xBE5EFB4CC0000000, %182 - %200 = fmul float %199, %182 - %201 = call float @llvm.AMDIL.exp.(float %200) - %202 = call float @llvm.AMDGPU.lrp(float %201, float %198, float 0x3FA99999A0000000) - %203 = fadd float %202, 0x3FF4CCCCC0000000 - %204 = fmul float %203, 0x3FE1C71C80000000 - %205 = call float @llvm.AMDIL.clamp.(float %204, float 0.000000e+00, float 1.000000e+00) - %206 = fadd float %202, 0x3FF4CCCCC0000000 - %207 = fmul float %206, 0x3FE1C71C80000000 - %208 = call float @llvm.AMDIL.clamp.(float %207, float 0.000000e+00, float 1.000000e+00) - %209 = fadd float %202, 2.000000e+00 - %210 = fmul float %209, 0x3FD611A7A0000000 - %211 = call float @llvm.AMDIL.clamp.(float %210, float 0.000000e+00, float 1.000000e+00) - %212 = fmul float 2.000000e+00, %205 - %213 = fsub float -0.000000e+00, %212 - %214 = fadd float 3.000000e+00, %213 - %215 = fmul float %205, %214 - %216 = fmul float %205, %215 - %217 = fmul float 2.000000e+00, %208 - %218 = fsub float -0.000000e+00, %217 - %219 = fadd float 3.000000e+00, %218 - %220 = fmul float %208, %219 - %221 = fmul float %208, %220 - %222 = fmul float 2.000000e+00, %211 - %223 = fsub float -0.000000e+00, %222 - %224 = fadd float 3.000000e+00, %223 - %225 = fmul float %211, %224 - %226 = fmul float %211, %225 - %227 = fmul float %26, 0x3F368B5CC0000000 - %228 = fmul float %27, 0x3F368B5CC0000000 - %229 = insertelement <4 x float> undef, float %227, i32 0 - %230 = insertelement <4 x float> %229, float %228, i32 1 - %231 = insertelement <4 x float> %230, float 0.000000e+00, i32 2 - %232 = insertelement <4 x float> %231, float 0.000000e+00, i32 3 - %233 = extractelement <4 x float> %232, i32 0 - %234 = extractelement <4 x float> %232, i32 1 - %235 = insertelement <4 x float> undef, float %233, i32 0 - %236 = insertelement <4 x float> %235, float %234, i32 1 - %237 = insertelement <4 x float> %236, float undef, i32 2 - %238 = insertelement <4 x float> %237, float undef, i32 3 - %239 = call <4 x float> @llvm.AMDGPU.tex(<4 x float> %238, i32 17, i32 1, i32 2) - %240 = extractelement <4 x float> %239, i32 0 - %241 = insertelement <4 x float> undef, float %240, i32 0 - %242 = insertelement <4 x float> %241, float %228, i32 1 - %243 = insertelement <4 x float> %242, float 0.000000e+00, i32 2 - %244 = insertelement <4 x float> %243, float 0.000000e+00, i32 3 - %245 = extractelement <4 x float> %244, i32 0 - %246 = insertelement <4 x float> undef, float %245, i32 0 - %247 = insertelement <4 x float> %246, float undef, i32 1 - %248 = insertelement <4 x float> %247, float undef, i32 2 - %249 = insertelement <4 x float> %248, float undef, i32 3 - %250 = call <4 x float> @llvm.AMDGPU.tex(<4 x float> %249, i32 18, i32 2, i32 1) - %251 = extractelement <4 x float> %250, i32 0 - %252 = extractelement <4 x float> %250, i32 1 - %253 = extractelement <4 x float> %250, i32 2 - %254 = extractelement <4 x float> %250, i32 3 - %255 = fmul float %251, %216 - %256 = fmul float %252, %221 - %257 = fmul float %253, %226 - %258 = fmul float %254, 0.000000e+00 - %259 = fadd float %202, 0x3FF4CCCCC0000000 - %260 = fmul float %259, 0x3FE1C71C80000000 - %261 = call float @llvm.AMDIL.clamp.(float %260, float 0.000000e+00, float 1.000000e+00) - %262 = fadd float %202, 0x3FF4CCCCC0000000 - %263 = fmul float %262, 0x3FE1C71C80000000 - %264 = call float @llvm.AMDIL.clamp.(float %263, float 0.000000e+00, float 1.000000e+00) - %265 = fadd float %202, 2.000000e+00 - %266 = fmul float %265, 0x3FD611A7A0000000 - %267 = call float @llvm.AMDIL.clamp.(float %266, float 0.000000e+00, float 1.000000e+00) - %268 = fmul float 2.000000e+00, %261 - %269 = fsub float -0.000000e+00, %268 - %270 = fadd float 3.000000e+00, %269 - %271 = fmul float %261, %270 - %272 = fmul float %261, %271 - %273 = fmul float 2.000000e+00, %264 - %274 = fsub float -0.000000e+00, %273 - %275 = fadd float 3.000000e+00, %274 - %276 = fmul float %264, %275 - %277 = fmul float %264, %276 - %278 = fmul float 2.000000e+00, %267 - %279 = fsub float -0.000000e+00, %278 - %280 = fadd float 3.000000e+00, %279 - %281 = fmul float %267, %280 - %282 = fmul float %267, %281 - %283 = fmul float %26, 0x3F22DFD6A0000000 - %284 = fmul float %27, 0x3F22DFD6A0000000 - %285 = insertelement <4 x float> undef, float %283, i32 0 - %286 = insertelement <4 x float> %285, float %284, i32 1 - %287 = insertelement <4 x float> %286, float 0.000000e+00, i32 2 - %288 = insertelement <4 x float> %287, float 0.000000e+00, i32 3 - %289 = extractelement <4 x float> %288, i32 0 - %290 = extractelement <4 x float> %288, i32 1 - %291 = insertelement <4 x float> undef, float %289, i32 0 - %292 = insertelement <4 x float> %291, float %290, i32 1 - %293 = insertelement <4 x float> %292, float undef, i32 2 - %294 = insertelement <4 x float> %293, float undef, i32 3 - %295 = call <4 x float> @llvm.AMDGPU.tex(<4 x float> %294, i32 19, i32 3, i32 2) - %296 = extractelement <4 x float> %295, i32 0 - %297 = extractelement <4 x float> %295, i32 1 - %298 = extractelement <4 x float> %295, i32 2 - %299 = extractelement <4 x float> %295, i32 3 - %300 = fmul float %296, %272 - %301 = fmul float %297, %277 - %302 = fmul float %298, %282 - %303 = fmul float %299, 0.000000e+00 - %304 = fmul float %temp68.1, %37 - %305 = fmul float %temp68.1, %38 - %306 = fmul float %temp68.1, %39 - %307 = fmul float %temp69.0, %40 - %308 = fadd float %307, %304 - %309 = fmul float %temp69.0, %41 - %310 = fadd float %309, %305 - %311 = fmul float %temp69.0, %42 - %312 = fadd float %311, %306 - %313 = fmul float %temp70.0, %34 - %314 = fadd float %313, %308 - %315 = fmul float %temp70.0, %35 - %316 = fadd float %315, %310 - %317 = fmul float %temp70.0, %36 - %318 = fadd float %317, %312 - %319 = insertelement <4 x float> undef, float %314, i32 0 - %320 = insertelement <4 x float> %319, float %316, i32 1 - %321 = insertelement <4 x float> %320, float %318, i32 2 - %322 = insertelement <4 x float> %321, float 0.000000e+00, i32 3 - %323 = insertelement <4 x float> undef, float %314, i32 0 - %324 = insertelement <4 x float> %323, float %316, i32 1 - %325 = insertelement <4 x float> %324, float %318, i32 2 - %326 = insertelement <4 x float> %325, float 0.000000e+00, i32 3 - %327 = call float @llvm.AMDGPU.dp4(<4 x float> %322, <4 x float> %326) - %328 = call float @llvm.AMDGPU.rsq.f32(float %327) - %329 = fmul float %314, %328 - %330 = fmul float %316, %328 - %331 = fmul float %318, %328 - %332 = load <4 x float>, <4 x float> addrspace(8)* getelementptr ([1024 x <4 x float>], [1024 x <4 x float>] addrspace(8)* null, i64 0, i32 6) - %333 = extractelement <4 x float> %332, i32 0 - %334 = fsub float -0.000000e+00, %333 - %335 = fadd float 1.000000e+00, %334 - %336 = load <4 x float>, <4 x float> addrspace(8)* getelementptr ([1024 x <4 x float>], [1024 x <4 x float>] addrspace(8)* null, i64 0, i32 7) - %337 = extractelement <4 x float> %336, i32 0 - %338 = fsub float -0.000000e+00, %337 - %339 = fadd float 1.000000e+00, %338 - %340 = load <4 x float>, <4 x float> addrspace(8)* getelementptr ([1024 x <4 x float>], [1024 x <4 x float>] addrspace(8)* null, i64 0, i32 8) - %341 = extractelement <4 x float> %340, i32 0 - %342 = fsub float -0.000000e+00, %341 - %343 = fadd float 1.000000e+00, %342 - %344 = fsub float -0.000000e+00, %335 - %345 = fadd float %202, %344 - %346 = fsub float -0.000000e+00, %339 - %347 = fadd float %202, %346 - %348 = fadd float %347, 0xBFE3333340000000 - %349 = fsub float -0.000000e+00, %202 - %350 = fsub float -0.000000e+00, %343 - %351 = fadd float %349, %350 - %352 = insertelement <4 x float> undef, float %43, i32 0 - %353 = insertelement <4 x float> %352, float %44, i32 1 - %354 = insertelement <4 x float> %353, float %45, i32 2 - %355 = insertelement <4 x float> %354, float 0.000000e+00, i32 3 - %356 = insertelement <4 x float> undef, float %43, i32 0 - %357 = insertelement <4 x float> %356, float %44, i32 1 - %358 = insertelement <4 x float> %357, float %45, i32 2 - %359 = insertelement <4 x float> %358, float 0.000000e+00, i32 3 - %360 = call float @llvm.AMDGPU.dp4(<4 x float> %355, <4 x float> %359) - %361 = call float @llvm.AMDGPU.rsq.f32(float %360) - %362 = fmul float %45, %361 - %363 = call float @fabs(float %362) - %364 = fmul float %176, 0x3FECCCCCC0000000 - %365 = fadd float %364, %363 - %366 = fadd float %365, 0xBFEFAE1480000000 - %367 = fmul float %366, 0xC023FFFFC0000000 - %368 = call float @llvm.AMDIL.clamp.(float %367, float 0.000000e+00, float 1.000000e+00) - %369 = fsub float -0.000000e+00, %335 - %370 = fadd float %202, %369 - %371 = fadd float %370, 0x3FBEB851E0000000 - %372 = fsub float -0.000000e+00, %339 - %373 = fadd float %202, %372 - %374 = fadd float %373, 0xBFE0A3D700000000 - %375 = fsub float -0.000000e+00, %202 - %376 = fsub float -0.000000e+00, %343 - %377 = fadd float %375, %376 - %378 = insertelement <4 x float> undef, float %43, i32 0 - %379 = insertelement <4 x float> %378, float %44, i32 1 - %380 = insertelement <4 x float> %379, float %45, i32 2 - %381 = insertelement <4 x float> %380, float 0.000000e+00, i32 3 - %382 = insertelement <4 x float> undef, float %43, i32 0 - %383 = insertelement <4 x float> %382, float %44, i32 1 - %384 = insertelement <4 x float> %383, float %45, i32 2 - %385 = insertelement <4 x float> %384, float 0.000000e+00, i32 3 - %386 = call float @llvm.AMDGPU.dp4(<4 x float> %381, <4 x float> %385) - %387 = call float @llvm.AMDGPU.rsq.f32(float %386) - %388 = fmul float %45, %387 - %389 = call float @fabs(float %388) - %390 = fmul float %176, 0x3FF51EB860000000 - %391 = fadd float %390, %389 - %392 = fadd float %391, 0xBFEFAE1480000000 - %393 = fmul float %392, 0xC0490001A0000000 - %394 = call float @llvm.AMDIL.clamp.(float %393, float 0.000000e+00, float 1.000000e+00) - %395 = fmul float 2.000000e+00, %368 - %396 = fsub float -0.000000e+00, %395 - %397 = fadd float 3.000000e+00, %396 - %398 = fmul float %368, %397 - %399 = fmul float %368, %398 - %400 = call float @llvm.AMDGPU.lrp(float %399, float %255, float %345) - %401 = call float @llvm.AMDGPU.lrp(float %399, float %256, float %348) - %402 = call float @llvm.AMDGPU.lrp(float %399, float %257, float %351) - %403 = call float @llvm.AMDGPU.lrp(float %399, float %258, float 0.000000e+00) - %404 = fmul float 2.000000e+00, %394 - %405 = fsub float -0.000000e+00, %404 - %406 = fadd float 3.000000e+00, %405 - %407 = fmul float %394, %406 - %408 = fmul float %394, %407 - %409 = call float @llvm.AMDGPU.lrp(float %408, float %255, float %371) - %410 = call float @llvm.AMDGPU.lrp(float %408, float %256, float %374) - %411 = call float @llvm.AMDGPU.lrp(float %408, float %257, float %377) - %412 = call float @llvm.AMDGPU.lrp(float %408, float %258, float 0x3FD3333340000000) - %413 = fcmp oge float 2.200000e+03, %179 - %414 = sext i1 %413 to i32 - %415 = bitcast i32 %414 to float - %416 = bitcast float %415 to i32 - %417 = icmp ne i32 %416, 0 - br i1 %417, label %IF161, label %ENDIF160 +ENDIF136: ; preds = %ENDIF154, %main_body + %temp68.1 = phi float [ %tmp603, %ENDIF154 ], [ 0.000000e+00, %main_body ] + %temp69.0 = phi float [ %tmp605, %ENDIF154 ], [ 0.000000e+00, %main_body ] + %temp70.0 = phi float [ %tmp607, %ENDIF154 ], [ 1.000000e+00, %main_body ] + %tmp138 = fmul float %tmp26, 0x3F847AE140000000 + %tmp139 = fmul float %tmp27, 0x3F847AE140000000 + %tmp140 = fmul float %tmp28, 0x3F847AE140000000 + %tmp141 = insertelement <4 x float> undef, float %tmp138, i32 0 + %tmp142 = insertelement <4 x float> %tmp141, float %tmp139, i32 1 + %tmp143 = insertelement <4 x float> %tmp142, float %tmp140, i32 2 + %tmp144 = insertelement <4 x float> %tmp143, float 0.000000e+00, i32 3 + %tmp145 = extractelement <4 x float> %tmp144, i32 0 + %tmp146 = extractelement <4 x float> %tmp144, i32 1 + %tmp147 = extractelement <4 x float> %tmp144, i32 2 + %tmp148 = extractelement <4 x float> %tmp144, i32 3 + %tmp149 = insertelement <4 x float> undef, float %tmp145, i32 0 + %tmp150 = insertelement <4 x float> %tmp149, float %tmp146, i32 1 + %tmp151 = insertelement <4 x float> %tmp150, float %tmp147, i32 2 + %tmp152 = insertelement <4 x float> %tmp151, float %tmp148, i32 3 + %tmp153 = shufflevector <4 x float> %tmp152, <4 x float> %tmp152, <4 x i32> <i32 0, i32 1, i32 2, i32 3> + %tmp154 = call <4 x float> @llvm.r600.tex(<4 x float> %tmp153, i32 0, i32 0, i32 0, i32 16, i32 0, i32 1, i32 1, i32 1, i32 1) + %tmp155 = extractelement <4 x float> %tmp154, i32 0 + %tmp156 = extractelement <4 x float> %tmp154, i32 1 + %tmp157 = extractelement <4 x float> %tmp154, i32 2 + %tmp158 = extractelement <4 x float> %tmp154, i32 3 + %tmp159 = fmul float %tmp26, 0x3F45A07B40000000 + %tmp160 = fmul float %tmp27, 0x3F45A07B40000000 + %tmp161 = fmul float %tmp28, 0x3F45A07B40000000 + %tmp162 = insertelement <4 x float> undef, float %tmp159, i32 0 + %tmp163 = insertelement <4 x float> %tmp162, float %tmp160, i32 1 + %tmp164 = insertelement <4 x float> %tmp163, float %tmp161, i32 2 + %tmp165 = insertelement <4 x float> %tmp164, float 0.000000e+00, i32 3 + %tmp166 = extractelement <4 x float> %tmp165, i32 0 + %tmp167 = extractelement <4 x float> %tmp165, i32 1 + %tmp168 = extractelement <4 x float> %tmp165, i32 2 + %tmp169 = extractelement <4 x float> %tmp165, i32 3 + %tmp170 = insertelement <4 x float> undef, float %tmp166, i32 0 + %tmp171 = insertelement <4 x float> %tmp170, float %tmp167, i32 1 + %tmp172 = insertelement <4 x float> %tmp171, float %tmp168, i32 2 + %tmp173 = insertelement <4 x float> %tmp172, float %tmp169, i32 3 + %tmp174 = shufflevector <4 x float> %tmp173, <4 x float> %tmp173, <4 x i32> <i32 0, i32 1, i32 2, i32 3> + %tmp175 = call <4 x float> @llvm.r600.tex(<4 x float> %tmp174, i32 0, i32 0, i32 0, i32 16, i32 0, i32 1, i32 1, i32 1, i32 1) + %tmp176 = extractelement <4 x float> %tmp175, i32 0 + %tmp177 = extractelement <4 x float> %tmp175, i32 1 + %tmp178 = extractelement <4 x float> %tmp175, i32 2 + %tmp179 = extractelement <4 x float> %tmp175, i32 3 + %tmp180 = fmul float %tmp178, 3.000000e+03 + %tmp181 = fadd float %tmp180, %tmp28 + %tmp182 = fdiv float 1.000000e+00, %tmp33 + %tmp183 = fmul float %tmp32, %tmp182 + %tmp184 = call float @llvm.fabs.f32(float %tmp183) + %tmp185 = fmul float %tmp176, 0x3FD99999A0000000 + %tmp186 = fadd float %tmp185, 0x3FAEB851E0000000 + %tmp187 = fmul float %tmp177, 0x3FE3333340000000 + %tmp188 = fadd float %tmp187, %tmp186 + %tmp189 = fmul float %tmp178, 2.000000e+00 + %tmp190 = fadd float %tmp189, %tmp188 + %tmp191 = fmul float %tmp179, 4.000000e+00 + %tmp192 = fadd float %tmp191, %tmp190 + %tmp193 = fmul float %tmp155, 0x3FB99999A0000000 + %tmp194 = fadd float %tmp193, %tmp192 + %tmp195 = fmul float %tmp156, 0x3FD99999A0000000 + %tmp196 = fadd float %tmp195, %tmp194 + %tmp197 = fmul float %tmp157, 0x3FE99999A0000000 + %tmp198 = fadd float %tmp197, %tmp196 + %tmp199 = fmul float %tmp158, 0x4000CCCCC0000000 + %tmp200 = fadd float %tmp199, %tmp198 + %tmp201 = fmul float 0xBE5EFB4CC0000000, %tmp184 + %tmp202 = fmul float %tmp201, %tmp184 + %tmp203 = call float @llvm.exp2.f32(float %tmp202) + %one.sub.a.i = fsub float 1.000000e+00, %tmp203 + %one.sub.ac.i = fmul float %one.sub.a.i, 0x3FA99999A0000000 + %mul.i = fmul float %tmp200, 0x3FA99999A0000000 + %result.i = fadd float %mul.i, %one.sub.ac.i + %tmp204 = fadd float %result.i, 0x3FF4CCCCC0000000 + %tmp205 = fmul float %tmp204, 0x3FE1C71C80000000 + %tmp206 = call float @llvm.AMDGPU.clamp.f32(float %tmp205, float 0.000000e+00, float 1.000000e+00) + %tmp207 = fadd float %result.i, 0x3FF4CCCCC0000000 + %tmp208 = fmul float %tmp207, 0x3FE1C71C80000000 + %tmp209 = call float @llvm.AMDGPU.clamp.f32(float %tmp208, float 0.000000e+00, float 1.000000e+00) + %tmp210 = fadd float %result.i, 2.000000e+00 + %tmp211 = fmul float %tmp210, 0x3FD611A7A0000000 + %tmp212 = call float @llvm.AMDGPU.clamp.f32(float %tmp211, float 0.000000e+00, float 1.000000e+00) + %tmp213 = fmul float 2.000000e+00, %tmp206 + %tmp214 = fsub float -0.000000e+00, %tmp213 + %tmp215 = fadd float 3.000000e+00, %tmp214 + %tmp216 = fmul float %tmp206, %tmp215 + %tmp217 = fmul float %tmp206, %tmp216 + %tmp218 = fmul float 2.000000e+00, %tmp209 + %tmp219 = fsub float -0.000000e+00, %tmp218 + %tmp220 = fadd float 3.000000e+00, %tmp219 + %tmp221 = fmul float %tmp209, %tmp220 + %tmp222 = fmul float %tmp209, %tmp221 + %tmp223 = fmul float 2.000000e+00, %tmp212 + %tmp224 = fsub float -0.000000e+00, %tmp223 + %tmp225 = fadd float 3.000000e+00, %tmp224 + %tmp226 = fmul float %tmp212, %tmp225 + %tmp227 = fmul float %tmp212, %tmp226 + %tmp228 = fmul float %tmp26, 0x3F368B5CC0000000 + %tmp229 = fmul float %tmp27, 0x3F368B5CC0000000 + %tmp230 = insertelement <4 x float> undef, float %tmp228, i32 0 + %tmp231 = insertelement <4 x float> %tmp230, float %tmp229, i32 1 + %tmp232 = insertelement <4 x float> %tmp231, float 0.000000e+00, i32 2 + %tmp233 = insertelement <4 x float> %tmp232, float 0.000000e+00, i32 3 + %tmp234 = extractelement <4 x float> %tmp233, i32 0 + %tmp235 = extractelement <4 x float> %tmp233, i32 1 + %tmp236 = insertelement <4 x float> undef, float %tmp234, i32 0 + %tmp237 = insertelement <4 x float> %tmp236, float %tmp235, i32 1 + %tmp238 = insertelement <4 x float> %tmp237, float undef, i32 2 + %tmp239 = insertelement <4 x float> %tmp238, float undef, i32 3 + %tmp240 = shufflevector <4 x float> %tmp239, <4 x float> %tmp239, <4 x i32> <i32 0, i32 1, i32 2, i32 3> + %tmp241 = call <4 x float> @llvm.r600.tex(<4 x float> %tmp240, i32 0, i32 0, i32 0, i32 17, i32 1, i32 1, i32 1, i32 1, i32 1) + %tmp242 = extractelement <4 x float> %tmp241, i32 0 + %tmp243 = insertelement <4 x float> undef, float %tmp242, i32 0 + %tmp244 = insertelement <4 x float> %tmp243, float %tmp229, i32 1 + %tmp245 = insertelement <4 x float> %tmp244, float 0.000000e+00, i32 2 + %tmp246 = insertelement <4 x float> %tmp245, float 0.000000e+00, i32 3 + %tmp247 = extractelement <4 x float> %tmp246, i32 0 + %tmp248 = insertelement <4 x float> undef, float %tmp247, i32 0 + %tmp249 = insertelement <4 x float> %tmp248, float undef, i32 1 + %tmp250 = insertelement <4 x float> %tmp249, float undef, i32 2 + %tmp251 = insertelement <4 x float> %tmp250, float undef, i32 3 + %tmp252 = shufflevector <4 x float> %tmp251, <4 x float> %tmp251, <4 x i32> <i32 0, i32 1, i32 2, i32 3> + %tmp253 = call <4 x float> @llvm.r600.tex(<4 x float> %tmp252, i32 0, i32 0, i32 0, i32 18, i32 2, i32 1, i32 1, i32 1, i32 1) + %tmp254 = extractelement <4 x float> %tmp253, i32 0 + %tmp255 = extractelement <4 x float> %tmp253, i32 1 + %tmp256 = extractelement <4 x float> %tmp253, i32 2 + %tmp257 = extractelement <4 x float> %tmp253, i32 3 + %tmp258 = fmul float %tmp254, %tmp217 + %tmp259 = fmul float %tmp255, %tmp222 + %tmp260 = fmul float %tmp256, %tmp227 + %tmp261 = fmul float %tmp257, 0.000000e+00 + %tmp262 = fadd float %result.i, 0x3FF4CCCCC0000000 + %tmp263 = fmul float %tmp262, 0x3FE1C71C80000000 + %tmp264 = call float @llvm.AMDGPU.clamp.f32(float %tmp263, float 0.000000e+00, float 1.000000e+00) + %tmp265 = fadd float %result.i, 0x3FF4CCCCC0000000 + %tmp266 = fmul float %tmp265, 0x3FE1C71C80000000 + %tmp267 = call float @llvm.AMDGPU.clamp.f32(float %tmp266, float 0.000000e+00, float 1.000000e+00) + %tmp268 = fadd float %result.i, 2.000000e+00 + %tmp269 = fmul float %tmp268, 0x3FD611A7A0000000 + %tmp270 = call float @llvm.AMDGPU.clamp.f32(float %tmp269, float 0.000000e+00, float 1.000000e+00) + %tmp271 = fmul float 2.000000e+00, %tmp264 + %tmp272 = fsub float -0.000000e+00, %tmp271 + %tmp273 = fadd float 3.000000e+00, %tmp272 + %tmp274 = fmul float %tmp264, %tmp273 + %tmp275 = fmul float %tmp264, %tmp274 + %tmp276 = fmul float 2.000000e+00, %tmp267 + %tmp277 = fsub float -0.000000e+00, %tmp276 + %tmp278 = fadd float 3.000000e+00, %tmp277 + %tmp279 = fmul float %tmp267, %tmp278 + %tmp280 = fmul float %tmp267, %tmp279 + %tmp281 = fmul float 2.000000e+00, %tmp270 + %tmp282 = fsub float -0.000000e+00, %tmp281 + %tmp283 = fadd float 3.000000e+00, %tmp282 + %tmp284 = fmul float %tmp270, %tmp283 + %tmp285 = fmul float %tmp270, %tmp284 + %tmp286 = fmul float %tmp26, 0x3F22DFD6A0000000 + %tmp287 = fmul float %tmp27, 0x3F22DFD6A0000000 + %tmp288 = insertelement <4 x float> undef, float %tmp286, i32 0 + %tmp289 = insertelement <4 x float> %tmp288, float %tmp287, i32 1 + %tmp290 = insertelement <4 x float> %tmp289, float 0.000000e+00, i32 2 + %tmp291 = insertelement <4 x float> %tmp290, float 0.000000e+00, i32 3 + %tmp292 = extractelement <4 x float> %tmp291, i32 0 + %tmp293 = extractelement <4 x float> %tmp291, i32 1 + %tmp294 = insertelement <4 x float> undef, float %tmp292, i32 0 + %tmp295 = insertelement <4 x float> %tmp294, float %tmp293, i32 1 + %tmp296 = insertelement <4 x float> %tmp295, float undef, i32 2 + %tmp297 = insertelement <4 x float> %tmp296, float undef, i32 3 + %tmp298 = shufflevector <4 x float> %tmp297, <4 x float> %tmp297, <4 x i32> <i32 0, i32 1, i32 2, i32 3> + %tmp299 = call <4 x float> @llvm.r600.tex(<4 x float> %tmp298, i32 0, i32 0, i32 0, i32 19, i32 3, i32 1, i32 1, i32 1, i32 1) + %tmp300 = extractelement <4 x float> %tmp299, i32 0 + %tmp301 = extractelement <4 x float> %tmp299, i32 1 + %tmp302 = extractelement <4 x float> %tmp299, i32 2 + %tmp303 = extractelement <4 x float> %tmp299, i32 3 + %tmp304 = fmul float %tmp300, %tmp275 + %tmp305 = fmul float %tmp301, %tmp280 + %tmp306 = fmul float %tmp302, %tmp285 + %tmp307 = fmul float %tmp303, 0.000000e+00 + %tmp308 = fmul float %temp68.1, %tmp37 + %tmp309 = fmul float %temp68.1, %tmp38 + %tmp310 = fmul float %temp68.1, %tmp39 + %tmp311 = fmul float %temp69.0, %tmp40 + %tmp312 = fadd float %tmp311, %tmp308 + %tmp313 = fmul float %temp69.0, %tmp41 + %tmp314 = fadd float %tmp313, %tmp309 + %tmp315 = fmul float %temp69.0, %tmp42 + %tmp316 = fadd float %tmp315, %tmp310 + %tmp317 = fmul float %temp70.0, %tmp34 + %tmp318 = fadd float %tmp317, %tmp312 + %tmp319 = fmul float %temp70.0, %tmp35 + %tmp320 = fadd float %tmp319, %tmp314 + %tmp321 = fmul float %temp70.0, %tmp36 + %tmp322 = fadd float %tmp321, %tmp316 + %tmp323 = insertelement <4 x float> undef, float %tmp318, i32 0 + %tmp324 = insertelement <4 x float> %tmp323, float %tmp320, i32 1 + %tmp325 = insertelement <4 x float> %tmp324, float %tmp322, i32 2 + %tmp326 = insertelement <4 x float> %tmp325, float 0.000000e+00, i32 3 + %tmp327 = insertelement <4 x float> undef, float %tmp318, i32 0 + %tmp328 = insertelement <4 x float> %tmp327, float %tmp320, i32 1 + %tmp329 = insertelement <4 x float> %tmp328, float %tmp322, i32 2 + %tmp330 = insertelement <4 x float> %tmp329, float 0.000000e+00, i32 3 + %tmp331 = call float @llvm.r600.dot4(<4 x float> %tmp326, <4 x float> %tmp330) + %tmp332 = call float @llvm.r600.recipsqrt.clamped.f32(float %tmp331) + %tmp333 = fmul float %tmp318, %tmp332 + %tmp334 = fmul float %tmp320, %tmp332 + %tmp335 = fmul float %tmp322, %tmp332 + %tmp336 = load <4 x float>, <4 x float> addrspace(8)* getelementptr ([1024 x <4 x float>], [1024 x <4 x float>] addrspace(8)* null, i64 0, i32 6) + %tmp337 = extractelement <4 x float> %tmp336, i32 0 + %tmp338 = fsub float -0.000000e+00, %tmp337 + %tmp339 = fadd float 1.000000e+00, %tmp338 + %tmp340 = load <4 x float>, <4 x float> addrspace(8)* getelementptr ([1024 x <4 x float>], [1024 x <4 x float>] addrspace(8)* null, i64 0, i32 7) + %tmp341 = extractelement <4 x float> %tmp340, i32 0 + %tmp342 = fsub float -0.000000e+00, %tmp341 + %tmp343 = fadd float 1.000000e+00, %tmp342 + %tmp344 = load <4 x float>, <4 x float> addrspace(8)* getelementptr ([1024 x <4 x float>], [1024 x <4 x float>] addrspace(8)* null, i64 0, i32 8) + %tmp345 = extractelement <4 x float> %tmp344, i32 0 + %tmp346 = fsub float -0.000000e+00, %tmp345 + %tmp347 = fadd float 1.000000e+00, %tmp346 + %tmp348 = fsub float -0.000000e+00, %tmp339 + %tmp349 = fadd float %result.i, %tmp348 + %tmp350 = fsub float -0.000000e+00, %tmp343 + %tmp351 = fadd float %result.i, %tmp350 + %tmp352 = fadd float %tmp351, 0xBFE3333340000000 + %tmp353 = fsub float -0.000000e+00, %result.i + %tmp354 = fsub float -0.000000e+00, %tmp347 + %tmp355 = fadd float %tmp353, %tmp354 + %tmp356 = insertelement <4 x float> undef, float %tmp43, i32 0 + %tmp357 = insertelement <4 x float> %tmp356, float %tmp44, i32 1 + %tmp358 = insertelement <4 x float> %tmp357, float %tmp45, i32 2 + %tmp359 = insertelement <4 x float> %tmp358, float 0.000000e+00, i32 3 + %tmp360 = insertelement <4 x float> undef, float %tmp43, i32 0 + %tmp361 = insertelement <4 x float> %tmp360, float %tmp44, i32 1 + %tmp362 = insertelement <4 x float> %tmp361, float %tmp45, i32 2 + %tmp363 = insertelement <4 x float> %tmp362, float 0.000000e+00, i32 3 + %tmp364 = call float @llvm.r600.dot4(<4 x float> %tmp359, <4 x float> %tmp363) + %tmp365 = call float @llvm.r600.recipsqrt.clamped.f32(float %tmp364) + %tmp366 = fmul float %tmp45, %tmp365 + %tmp367 = call float @llvm.fabs.f32(float %tmp366) + %tmp368 = fmul float %tmp178, 0x3FECCCCCC0000000 + %tmp369 = fadd float %tmp368, %tmp367 + %tmp370 = fadd float %tmp369, 0xBFEFAE1480000000 + %tmp371 = fmul float %tmp370, 0xC023FFFFC0000000 + %tmp372 = call float @llvm.AMDGPU.clamp.f32(float %tmp371, float 0.000000e+00, float 1.000000e+00) + %tmp373 = fsub float -0.000000e+00, %tmp339 + %tmp374 = fadd float %result.i, %tmp373 + %tmp375 = fadd float %tmp374, 0x3FBEB851E0000000 + %tmp376 = fsub float -0.000000e+00, %tmp343 + %tmp377 = fadd float %result.i, %tmp376 + %tmp378 = fadd float %tmp377, 0xBFE0A3D700000000 + %tmp379 = fsub float -0.000000e+00, %result.i + %tmp380 = fsub float -0.000000e+00, %tmp347 + %tmp381 = fadd float %tmp379, %tmp380 + %tmp382 = insertelement <4 x float> undef, float %tmp43, i32 0 + %tmp383 = insertelement <4 x float> %tmp382, float %tmp44, i32 1 + %tmp384 = insertelement <4 x float> %tmp383, float %tmp45, i32 2 + %tmp385 = insertelement <4 x float> %tmp384, float 0.000000e+00, i32 3 + %tmp386 = insertelement <4 x float> undef, float %tmp43, i32 0 + %tmp387 = insertelement <4 x float> %tmp386, float %tmp44, i32 1 + %tmp388 = insertelement <4 x float> %tmp387, float %tmp45, i32 2 + %tmp389 = insertelement <4 x float> %tmp388, float 0.000000e+00, i32 3 + %tmp390 = call float @llvm.r600.dot4(<4 x float> %tmp385, <4 x float> %tmp389) + %tmp391 = call float @llvm.r600.recipsqrt.clamped.f32(float %tmp390) + %tmp392 = fmul float %tmp45, %tmp391 + %tmp393 = call float @llvm.fabs.f32(float %tmp392) + %tmp394 = fmul float %tmp178, 0x3FF51EB860000000 + %tmp395 = fadd float %tmp394, %tmp393 + %tmp396 = fadd float %tmp395, 0xBFEFAE1480000000 + %tmp397 = fmul float %tmp396, 0xC0490001A0000000 + %tmp398 = call float @llvm.AMDGPU.clamp.f32(float %tmp397, float 0.000000e+00, float 1.000000e+00) + %tmp399 = fmul float 2.000000e+00, %tmp372 + %tmp400 = fsub float -0.000000e+00, %tmp399 + %tmp401 = fadd float 3.000000e+00, %tmp400 + %tmp402 = fmul float %tmp372, %tmp401 + %tmp403 = fmul float %tmp372, %tmp402 + %one.sub.a.i169 = fsub float 1.000000e+00, %tmp403 + %one.sub.ac.i170 = fmul float %one.sub.a.i169, %tmp349 + %mul.i171 = fmul float %tmp258, %tmp349 + %result.i172 = fadd float %mul.i171, %one.sub.ac.i170 + %one.sub.a.i165 = fsub float 1.000000e+00, %tmp403 + %one.sub.ac.i166 = fmul float %one.sub.a.i165, %tmp352 + %mul.i167 = fmul float %tmp259, %tmp352 + %result.i168 = fadd float %mul.i167, %one.sub.ac.i166 + %one.sub.a.i161 = fsub float 1.000000e+00, %tmp403 + %one.sub.ac.i162 = fmul float %one.sub.a.i161, %tmp355 + %mul.i163 = fmul float %tmp260, %tmp355 + %result.i164 = fadd float %mul.i163, %one.sub.ac.i162 + %one.sub.a.i157 = fsub float 1.000000e+00, %tmp403 + %one.sub.ac.i158 = fmul float %one.sub.a.i157, 0.000000e+00 + %mul.i159 = fmul float %tmp261, 0.000000e+00 + %result.i160 = fadd float %mul.i159, %one.sub.ac.i158 + %tmp404 = fmul float 2.000000e+00, %tmp398 + %tmp405 = fsub float -0.000000e+00, %tmp404 + %tmp406 = fadd float 3.000000e+00, %tmp405 + %tmp407 = fmul float %tmp398, %tmp406 + %tmp408 = fmul float %tmp398, %tmp407 + %one.sub.a.i153 = fsub float 1.000000e+00, %tmp408 + %one.sub.ac.i154 = fmul float %one.sub.a.i153, %tmp375 + %mul.i155 = fmul float %tmp258, %tmp375 + %result.i156 = fadd float %mul.i155, %one.sub.ac.i154 + %one.sub.a.i149 = fsub float 1.000000e+00, %tmp408 + %one.sub.ac.i150 = fmul float %one.sub.a.i149, %tmp378 + %mul.i151 = fmul float %tmp259, %tmp378 + %result.i152 = fadd float %mul.i151, %one.sub.ac.i150 + %one.sub.a.i145 = fsub float 1.000000e+00, %tmp408 + %one.sub.ac.i146 = fmul float %one.sub.a.i145, %tmp381 + %mul.i147 = fmul float %tmp260, %tmp381 + %result.i148 = fadd float %mul.i147, %one.sub.ac.i146 + %one.sub.a.i141 = fsub float 1.000000e+00, %tmp408 + %one.sub.ac.i142 = fmul float %one.sub.a.i141, 0x3FD3333340000000 + %mul.i143 = fmul float %tmp261, 0x3FD3333340000000 + %result.i144 = fadd float %mul.i143, %one.sub.ac.i142 + %tmp409 = fcmp oge float 2.200000e+03, %tmp181 + %tmp410 = sext i1 %tmp409 to i32 + %tmp411 = bitcast i32 %tmp410 to float + %tmp412 = bitcast float %tmp411 to i32 + %tmp413 = icmp ne i32 %tmp412, 0 + br i1 %tmp413, label %IF161, label %ENDIF160 LOOP: ; preds = %ENDIF139, %IF137 - %temp88.0 = phi float [ 0.000000e+00, %IF137 ], [ %446, %ENDIF139 ] + %temp88.0 = phi float [ 0.000000e+00, %IF137 ], [ %tmp443, %ENDIF139 ] %temp92.0 = phi float [ 1.000000e+00, %IF137 ], [ %.temp92.0, %ENDIF139 ] - %temp96.0 = phi float [ 0.000000e+00, %IF137 ], [ %477, %ENDIF139 ] - %418 = bitcast float %temp96.0 to i32 - %419 = icmp sge i32 %418, %137 - %420 = sext i1 %419 to i32 - %421 = bitcast i32 %420 to float - %422 = bitcast float %421 to i32 - %423 = icmp ne i32 %422, 0 - br i1 %423, label %IF140, label %ENDIF139 + %temp96.0 = phi float [ 0.000000e+00, %IF137 ], [ %tmp475, %ENDIF139 ] + %tmp414 = bitcast float %temp96.0 to i32 + %tmp415 = icmp sge i32 %tmp414, %tmp137 + %tmp416 = sext i1 %tmp415 to i32 + %tmp417 = bitcast i32 %tmp416 to float + %tmp418 = bitcast float %tmp417 to i32 + %tmp419 = icmp ne i32 %tmp418, 0 + br i1 %tmp419, label %IF140, label %ENDIF139 IF140: ; preds = %LOOP - %424 = fmul float %133, 5.000000e-01 - %425 = fmul float %129, %temp92.0 - %426 = fadd float %425, %22 - %427 = fmul float %130, %temp92.0 - %428 = fadd float %427, %23 - %429 = insertelement <4 x float> undef, float %426, i32 0 - %430 = insertelement <4 x float> %429, float %428, i32 1 - %431 = insertelement <4 x float> %430, float 0.000000e+00, i32 2 - %432 = insertelement <4 x float> %431, float 0.000000e+00, i32 3 - %433 = extractelement <4 x float> %432, i32 0 - %434 = extractelement <4 x float> %432, i32 1 - %435 = insertelement <4 x float> undef, float %433, i32 0 - %436 = insertelement <4 x float> %435, float %434, i32 1 - %437 = insertelement <4 x float> %436, float undef, i32 2 - %438 = insertelement <4 x float> %437, float undef, i32 3 - %439 = call <4 x float> @llvm.AMDGPU.tex(<4 x float> %438, i32 20, i32 4, i32 2) - %440 = extractelement <4 x float> %439, i32 3 - %441 = fcmp oge float %temp92.0, %440 - %442 = sext i1 %441 to i32 - %443 = bitcast i32 %442 to float - %444 = bitcast float %443 to i32 - %445 = icmp ne i32 %444, 0 - br i1 %445, label %IF146, label %ENDIF145 + %tmp420 = fmul float %tmp133, 5.000000e-01 + %tmp421 = fmul float %tmp129, %temp92.0 + %tmp422 = fadd float %tmp421, %tmp22 + %tmp423 = fmul float %tmp130, %temp92.0 + %tmp424 = fadd float %tmp423, %tmp23 + %tmp425 = insertelement <4 x float> undef, float %tmp422, i32 0 + %tmp426 = insertelement <4 x float> %tmp425, float %tmp424, i32 1 + %tmp427 = insertelement <4 x float> %tmp426, float 0.000000e+00, i32 2 + %tmp428 = insertelement <4 x float> %tmp427, float 0.000000e+00, i32 3 + %tmp429 = extractelement <4 x float> %tmp428, i32 0 + %tmp430 = extractelement <4 x float> %tmp428, i32 1 + %tmp431 = insertelement <4 x float> undef, float %tmp429, i32 0 + %tmp432 = insertelement <4 x float> %tmp431, float %tmp430, i32 1 + %tmp433 = insertelement <4 x float> %tmp432, float undef, i32 2 + %tmp434 = insertelement <4 x float> %tmp433, float undef, i32 3 + %tmp435 = shufflevector <4 x float> %tmp434, <4 x float> %tmp434, <4 x i32> <i32 0, i32 1, i32 2, i32 3> + %tmp436 = call <4 x float> @llvm.r600.tex(<4 x float> %tmp435, i32 0, i32 0, i32 0, i32 20, i32 4, i32 1, i32 1, i32 1, i32 1) + %tmp437 = extractelement <4 x float> %tmp436, i32 3 + %tmp438 = fcmp oge float %temp92.0, %tmp437 + %tmp439 = sext i1 %tmp438 to i32 + %tmp440 = bitcast i32 %tmp439 to float + %tmp441 = bitcast float %tmp440 to i32 + %tmp442 = icmp ne i32 %tmp441, 0 + br i1 %tmp442, label %IF146, label %ENDIF145 ENDIF139: ; preds = %LOOP - %446 = fadd float %temp88.0, %133 - %447 = fmul float %129, %446 - %448 = fadd float %447, %22 - %449 = fmul float %130, %446 - %450 = fadd float %449, %23 - %451 = insertelement <4 x float> undef, float %448, i32 0 - %452 = insertelement <4 x float> %451, float %450, i32 1 - %453 = insertelement <4 x float> %452, float 0.000000e+00, i32 2 - %454 = insertelement <4 x float> %453, float 0.000000e+00, i32 3 - %455 = extractelement <4 x float> %454, i32 0 - %456 = extractelement <4 x float> %454, i32 1 - %457 = insertelement <4 x float> undef, float %455, i32 0 - %458 = insertelement <4 x float> %457, float %456, i32 1 - %459 = insertelement <4 x float> %458, float undef, i32 2 - %460 = insertelement <4 x float> %459, float undef, i32 3 - %461 = call <4 x float> @llvm.AMDGPU.tex(<4 x float> %460, i32 20, i32 4, i32 2) - %462 = extractelement <4 x float> %461, i32 3 - %463 = fcmp olt float 0x3FEFDF3B60000000, %temp92.0 - %464 = sext i1 %463 to i32 - %465 = bitcast i32 %464 to float - %466 = fcmp oge float %446, %462 - %467 = sext i1 %466 to i32 - %468 = bitcast i32 %467 to float - %469 = bitcast float %465 to i32 - %470 = bitcast float %468 to i32 - %471 = and i32 %469, %470 - %472 = bitcast i32 %471 to float - %473 = bitcast float %472 to i32 - %474 = icmp ne i32 %473, 0 - %.temp92.0 = select i1 %474, float %446, float %temp92.0 - %475 = bitcast float %temp96.0 to i32 - %476 = add i32 %475, 1 - %477 = bitcast i32 %476 to float + %tmp443 = fadd float %temp88.0, %tmp133 + %tmp444 = fmul float %tmp129, %tmp443 + %tmp445 = fadd float %tmp444, %tmp22 + %tmp446 = fmul float %tmp130, %tmp443 + %tmp447 = fadd float %tmp446, %tmp23 + %tmp448 = insertelement <4 x float> undef, float %tmp445, i32 0 + %tmp449 = insertelement <4 x float> %tmp448, float %tmp447, i32 1 + %tmp450 = insertelement <4 x float> %tmp449, float 0.000000e+00, i32 2 + %tmp451 = insertelement <4 x float> %tmp450, float 0.000000e+00, i32 3 + %tmp452 = extractelement <4 x float> %tmp451, i32 0 + %tmp453 = extractelement <4 x float> %tmp451, i32 1 + %tmp454 = insertelement <4 x float> undef, float %tmp452, i32 0 + %tmp455 = insertelement <4 x float> %tmp454, float %tmp453, i32 1 + %tmp456 = insertelement <4 x float> %tmp455, float undef, i32 2 + %tmp457 = insertelement <4 x float> %tmp456, float undef, i32 3 + %tmp458 = shufflevector <4 x float> %tmp457, <4 x float> %tmp457, <4 x i32> <i32 0, i32 1, i32 2, i32 3> + %tmp459 = call <4 x float> @llvm.r600.tex(<4 x float> %tmp458, i32 0, i32 0, i32 0, i32 20, i32 4, i32 1, i32 1, i32 1, i32 1) + %tmp460 = extractelement <4 x float> %tmp459, i32 3 + %tmp461 = fcmp olt float 0x3FEFDF3B60000000, %temp92.0 + %tmp462 = sext i1 %tmp461 to i32 + %tmp463 = bitcast i32 %tmp462 to float + %tmp464 = fcmp oge float %tmp443, %tmp460 + %tmp465 = sext i1 %tmp464 to i32 + %tmp466 = bitcast i32 %tmp465 to float + %tmp467 = bitcast float %tmp463 to i32 + %tmp468 = bitcast float %tmp466 to i32 + %tmp469 = and i32 %tmp467, %tmp468 + %tmp470 = bitcast i32 %tmp469 to float + %tmp471 = bitcast float %tmp470 to i32 + %tmp472 = icmp ne i32 %tmp471, 0 + %.temp92.0 = select i1 %tmp472, float %tmp443, float %temp92.0 + %tmp473 = bitcast float %temp96.0 to i32 + %tmp474 = add i32 %tmp473, 1 + %tmp475 = bitcast i32 %tmp474 to float br label %LOOP IF146: ; preds = %IF140 - %478 = fmul float 2.000000e+00, %424 - %479 = fsub float -0.000000e+00, %478 - %480 = fadd float %temp92.0, %479 + %tmp476 = fmul float 2.000000e+00, %tmp420 + %tmp477 = fsub float -0.000000e+00, %tmp476 + %tmp478 = fadd float %temp92.0, %tmp477 br label %ENDIF145 -ENDIF145: ; preds = %IF140, %IF146 - %temp88.1 = phi float [ %480, %IF146 ], [ %temp92.0, %IF140 ] - %481 = fadd float %temp88.1, %424 - %482 = fmul float %424, 5.000000e-01 - %483 = fmul float %129, %481 - %484 = fadd float %483, %22 - %485 = fmul float %130, %481 - %486 = fadd float %485, %23 - %487 = insertelement <4 x float> undef, float %484, i32 0 - %488 = insertelement <4 x float> %487, float %486, i32 1 - %489 = insertelement <4 x float> %488, float 0.000000e+00, i32 2 - %490 = insertelement <4 x float> %489, float %440, i32 3 - %491 = extractelement <4 x float> %490, i32 0 - %492 = extractelement <4 x float> %490, i32 1 - %493 = insertelement <4 x float> undef, float %491, i32 0 - %494 = insertelement <4 x float> %493, float %492, i32 1 - %495 = insertelement <4 x float> %494, float undef, i32 2 - %496 = insertelement <4 x float> %495, float undef, i32 3 - %497 = call <4 x float> @llvm.AMDGPU.tex(<4 x float> %496, i32 20, i32 4, i32 2) - %498 = extractelement <4 x float> %497, i32 3 - %499 = fcmp oge float %481, %498 - %500 = sext i1 %499 to i32 - %501 = bitcast i32 %500 to float - %502 = bitcast float %501 to i32 - %503 = icmp ne i32 %502, 0 - br i1 %503, label %IF149, label %ENDIF148 +ENDIF145: ; preds = %IF146, %IF140 + %temp88.1 = phi float [ %tmp478, %IF146 ], [ %temp92.0, %IF140 ] + %tmp479 = fadd float %temp88.1, %tmp420 + %tmp480 = fmul float %tmp420, 5.000000e-01 + %tmp481 = fmul float %tmp129, %tmp479 + %tmp482 = fadd float %tmp481, %tmp22 + %tmp483 = fmul float %tmp130, %tmp479 + %tmp484 = fadd float %tmp483, %tmp23 + %tmp485 = insertelement <4 x float> undef, float %tmp482, i32 0 + %tmp486 = insertelement <4 x float> %tmp485, float %tmp484, i32 1 + %tmp487 = insertelement <4 x float> %tmp486, float 0.000000e+00, i32 2 + %tmp488 = insertelement <4 x float> %tmp487, float %tmp437, i32 3 + %tmp489 = extractelement <4 x float> %tmp488, i32 0 + %tmp490 = extractelement <4 x float> %tmp488, i32 1 + %tmp491 = insertelement <4 x float> undef, float %tmp489, i32 0 + %tmp492 = insertelement <4 x float> %tmp491, float %tmp490, i32 1 + %tmp493 = insertelement <4 x float> %tmp492, float undef, i32 2 + %tmp494 = insertelement <4 x float> %tmp493, float undef, i32 3 + %tmp495 = shufflevector <4 x float> %tmp494, <4 x float> %tmp494, <4 x i32> <i32 0, i32 1, i32 2, i32 3> + %tmp496 = call <4 x float> @llvm.r600.tex(<4 x float> %tmp495, i32 0, i32 0, i32 0, i32 20, i32 4, i32 1, i32 1, i32 1, i32 1) + %tmp497 = extractelement <4 x float> %tmp496, i32 3 + %tmp498 = fcmp oge float %tmp479, %tmp497 + %tmp499 = sext i1 %tmp498 to i32 + %tmp500 = bitcast i32 %tmp499 to float + %tmp501 = bitcast float %tmp500 to i32 + %tmp502 = icmp ne i32 %tmp501, 0 + br i1 %tmp502, label %IF149, label %ENDIF148 IF149: ; preds = %ENDIF145 - %504 = fmul float 2.000000e+00, %482 - %505 = fsub float -0.000000e+00, %504 - %506 = fadd float %481, %505 + %tmp503 = fmul float 2.000000e+00, %tmp480 + %tmp504 = fsub float -0.000000e+00, %tmp503 + %tmp505 = fadd float %tmp479, %tmp504 br label %ENDIF148 -ENDIF148: ; preds = %ENDIF145, %IF149 - %temp88.2 = phi float [ %506, %IF149 ], [ %481, %ENDIF145 ] - %temp92.2 = phi float [ %481, %IF149 ], [ %temp92.0, %ENDIF145 ] - %507 = fadd float %temp88.2, %482 - %508 = fmul float %482, 5.000000e-01 - %509 = fmul float %129, %507 - %510 = fadd float %509, %22 - %511 = fmul float %130, %507 - %512 = fadd float %511, %23 - %513 = insertelement <4 x float> undef, float %510, i32 0 - %514 = insertelement <4 x float> %513, float %512, i32 1 - %515 = insertelement <4 x float> %514, float 0.000000e+00, i32 2 - %516 = insertelement <4 x float> %515, float %498, i32 3 - %517 = extractelement <4 x float> %516, i32 0 - %518 = extractelement <4 x float> %516, i32 1 - %519 = insertelement <4 x float> undef, float %517, i32 0 - %520 = insertelement <4 x float> %519, float %518, i32 1 - %521 = insertelement <4 x float> %520, float undef, i32 2 - %522 = insertelement <4 x float> %521, float undef, i32 3 - %523 = call <4 x float> @llvm.AMDGPU.tex(<4 x float> %522, i32 20, i32 4, i32 2) - %524 = extractelement <4 x float> %523, i32 3 - %525 = fcmp oge float %507, %524 - %526 = sext i1 %525 to i32 - %527 = bitcast i32 %526 to float - %528 = bitcast float %527 to i32 - %529 = icmp ne i32 %528, 0 - br i1 %529, label %IF152, label %ENDIF151 +ENDIF148: ; preds = %IF149, %ENDIF145 + %temp88.2 = phi float [ %tmp505, %IF149 ], [ %tmp479, %ENDIF145 ] + %temp92.2 = phi float [ %tmp479, %IF149 ], [ %temp92.0, %ENDIF145 ] + %tmp506 = fadd float %temp88.2, %tmp480 + %tmp507 = fmul float %tmp480, 5.000000e-01 + %tmp508 = fmul float %tmp129, %tmp506 + %tmp509 = fadd float %tmp508, %tmp22 + %tmp510 = fmul float %tmp130, %tmp506 + %tmp511 = fadd float %tmp510, %tmp23 + %tmp512 = insertelement <4 x float> undef, float %tmp509, i32 0 + %tmp513 = insertelement <4 x float> %tmp512, float %tmp511, i32 1 + %tmp514 = insertelement <4 x float> %tmp513, float 0.000000e+00, i32 2 + %tmp515 = insertelement <4 x float> %tmp514, float %tmp497, i32 3 + %tmp516 = extractelement <4 x float> %tmp515, i32 0 + %tmp517 = extractelement <4 x float> %tmp515, i32 1 + %tmp518 = insertelement <4 x float> undef, float %tmp516, i32 0 + %tmp519 = insertelement <4 x float> %tmp518, float %tmp517, i32 1 + %tmp520 = insertelement <4 x float> %tmp519, float undef, i32 2 + %tmp521 = insertelement <4 x float> %tmp520, float undef, i32 3 + %tmp522 = shufflevector <4 x float> %tmp521, <4 x float> %tmp521, <4 x i32> <i32 0, i32 1, i32 2, i32 3> + %tmp523 = call <4 x float> @llvm.r600.tex(<4 x float> %tmp522, i32 0, i32 0, i32 0, i32 20, i32 4, i32 1, i32 1, i32 1, i32 1) + %tmp524 = extractelement <4 x float> %tmp523, i32 3 + %tmp525 = fcmp oge float %tmp506, %tmp524 + %tmp526 = sext i1 %tmp525 to i32 + %tmp527 = bitcast i32 %tmp526 to float + %tmp528 = bitcast float %tmp527 to i32 + %tmp529 = icmp ne i32 %tmp528, 0 + br i1 %tmp529, label %IF152, label %ENDIF151 IF152: ; preds = %ENDIF148 - %530 = fmul float 2.000000e+00, %508 - %531 = fsub float -0.000000e+00, %530 - %532 = fadd float %507, %531 + %tmp530 = fmul float 2.000000e+00, %tmp507 + %tmp531 = fsub float -0.000000e+00, %tmp530 + %tmp532 = fadd float %tmp506, %tmp531 br label %ENDIF151 -ENDIF151: ; preds = %ENDIF148, %IF152 - %temp88.3 = phi float [ %532, %IF152 ], [ %507, %ENDIF148 ] - %temp92.3 = phi float [ %507, %IF152 ], [ %temp92.2, %ENDIF148 ] - %533 = fadd float %temp88.3, %508 - %534 = fmul float %508, 5.000000e-01 - %535 = fmul float %129, %533 - %536 = fadd float %535, %22 - %537 = fmul float %130, %533 - %538 = fadd float %537, %23 - %539 = insertelement <4 x float> undef, float %536, i32 0 - %540 = insertelement <4 x float> %539, float %538, i32 1 - %541 = insertelement <4 x float> %540, float 0.000000e+00, i32 2 - %542 = insertelement <4 x float> %541, float %524, i32 3 - %543 = extractelement <4 x float> %542, i32 0 - %544 = extractelement <4 x float> %542, i32 1 - %545 = insertelement <4 x float> undef, float %543, i32 0 - %546 = insertelement <4 x float> %545, float %544, i32 1 - %547 = insertelement <4 x float> %546, float undef, i32 2 - %548 = insertelement <4 x float> %547, float undef, i32 3 - %549 = call <4 x float> @llvm.AMDGPU.tex(<4 x float> %548, i32 20, i32 4, i32 2) - %550 = extractelement <4 x float> %549, i32 3 - %551 = fcmp oge float %533, %550 - %552 = sext i1 %551 to i32 - %553 = bitcast i32 %552 to float - %554 = bitcast float %553 to i32 - %555 = icmp ne i32 %554, 0 - br i1 %555, label %IF155, label %ENDIF154 +ENDIF151: ; preds = %IF152, %ENDIF148 + %temp88.3 = phi float [ %tmp532, %IF152 ], [ %tmp506, %ENDIF148 ] + %temp92.3 = phi float [ %tmp506, %IF152 ], [ %temp92.2, %ENDIF148 ] + %tmp533 = fadd float %temp88.3, %tmp507 + %tmp534 = fmul float %tmp507, 5.000000e-01 + %tmp535 = fmul float %tmp129, %tmp533 + %tmp536 = fadd float %tmp535, %tmp22 + %tmp537 = fmul float %tmp130, %tmp533 + %tmp538 = fadd float %tmp537, %tmp23 + %tmp539 = insertelement <4 x float> undef, float %tmp536, i32 0 + %tmp540 = insertelement <4 x float> %tmp539, float %tmp538, i32 1 + %tmp541 = insertelement <4 x float> %tmp540, float 0.000000e+00, i32 2 + %tmp542 = insertelement <4 x float> %tmp541, float %tmp524, i32 3 + %tmp543 = extractelement <4 x float> %tmp542, i32 0 + %tmp544 = extractelement <4 x float> %tmp542, i32 1 + %tmp545 = insertelement <4 x float> undef, float %tmp543, i32 0 + %tmp546 = insertelement <4 x float> %tmp545, float %tmp544, i32 1 + %tmp547 = insertelement <4 x float> %tmp546, float undef, i32 2 + %tmp548 = insertelement <4 x float> %tmp547, float undef, i32 3 + %tmp549 = shufflevector <4 x float> %tmp548, <4 x float> %tmp548, <4 x i32> <i32 0, i32 1, i32 2, i32 3> + %tmp550 = call <4 x float> @llvm.r600.tex(<4 x float> %tmp549, i32 0, i32 0, i32 0, i32 20, i32 4, i32 1, i32 1, i32 1, i32 1) + %tmp551 = extractelement <4 x float> %tmp550, i32 3 + %tmp552 = fcmp oge float %tmp533, %tmp551 + %tmp553 = sext i1 %tmp552 to i32 + %tmp554 = bitcast i32 %tmp553 to float + %tmp555 = bitcast float %tmp554 to i32 + %tmp556 = icmp ne i32 %tmp555, 0 + br i1 %tmp556, label %IF155, label %ENDIF154 IF155: ; preds = %ENDIF151 - %556 = fmul float 2.000000e+00, %534 - %557 = fsub float -0.000000e+00, %556 - %558 = fadd float %533, %557 + %tmp557 = fmul float 2.000000e+00, %tmp534 + %tmp558 = fsub float -0.000000e+00, %tmp557 + %tmp559 = fadd float %tmp533, %tmp558 br label %ENDIF154 -ENDIF154: ; preds = %ENDIF151, %IF155 - %temp88.4 = phi float [ %558, %IF155 ], [ %533, %ENDIF151 ] - %temp92.4 = phi float [ %533, %IF155 ], [ %temp92.3, %ENDIF151 ] - %559 = fadd float %temp88.4, %534 - %560 = fmul float %129, %559 - %561 = fadd float %560, %22 - %562 = fmul float %130, %559 - %563 = fadd float %562, %23 - %564 = insertelement <4 x float> undef, float %561, i32 0 - %565 = insertelement <4 x float> %564, float %563, i32 1 - %566 = insertelement <4 x float> %565, float 0.000000e+00, i32 2 - %567 = insertelement <4 x float> %566, float %550, i32 3 - %568 = extractelement <4 x float> %567, i32 0 - %569 = extractelement <4 x float> %567, i32 1 - %570 = insertelement <4 x float> undef, float %568, i32 0 - %571 = insertelement <4 x float> %570, float %569, i32 1 - %572 = insertelement <4 x float> %571, float undef, i32 2 - %573 = insertelement <4 x float> %572, float undef, i32 3 - %574 = call <4 x float> @llvm.AMDGPU.tex(<4 x float> %573, i32 20, i32 4, i32 2) - %575 = extractelement <4 x float> %574, i32 3 - %576 = fcmp oge float %559, %575 - %577 = sext i1 %576 to i32 - %578 = bitcast i32 %577 to float - %579 = bitcast float %578 to i32 - %580 = icmp ne i32 %579, 0 - %.temp92.4 = select i1 %580, float %559, float %temp92.4 - %581 = fmul float %129, %.temp92.4 - %582 = fadd float %581, %22 - %583 = fmul float %130, %.temp92.4 - %584 = fadd float %583, %23 - %585 = insertelement <4 x float> undef, float %582, i32 0 - %586 = insertelement <4 x float> %585, float %584, i32 1 - %587 = insertelement <4 x float> %586, float 0.000000e+00, i32 2 - %588 = insertelement <4 x float> %587, float %575, i32 3 - %589 = extractelement <4 x float> %588, i32 0 - %590 = extractelement <4 x float> %588, i32 1 - %591 = insertelement <4 x float> undef, float %589, i32 0 - %592 = insertelement <4 x float> %591, float %590, i32 1 - %593 = insertelement <4 x float> %592, float undef, i32 2 - %594 = insertelement <4 x float> %593, float undef, i32 3 - %595 = call <4 x float> @llvm.AMDGPU.tex(<4 x float> %594, i32 20, i32 4, i32 2) - %596 = extractelement <4 x float> %595, i32 0 - %597 = extractelement <4 x float> %595, i32 1 - %598 = extractelement <4 x float> %595, i32 2 - %599 = fmul float %596, 2.000000e+00 - %600 = fadd float %599, -1.000000e+00 - %601 = fmul float %597, 2.000000e+00 - %602 = fadd float %601, -1.000000e+00 - %603 = fmul float %598, 2.000000e+00 - %604 = fadd float %603, -1.000000e+00 +ENDIF154: ; preds = %IF155, %ENDIF151 + %temp88.4 = phi float [ %tmp559, %IF155 ], [ %tmp533, %ENDIF151 ] + %temp92.4 = phi float [ %tmp533, %IF155 ], [ %temp92.3, %ENDIF151 ] + %tmp560 = fadd float %temp88.4, %tmp534 + %tmp561 = fmul float %tmp129, %tmp560 + %tmp562 = fadd float %tmp561, %tmp22 + %tmp563 = fmul float %tmp130, %tmp560 + %tmp564 = fadd float %tmp563, %tmp23 + %tmp565 = insertelement <4 x float> undef, float %tmp562, i32 0 + %tmp566 = insertelement <4 x float> %tmp565, float %tmp564, i32 1 + %tmp567 = insertelement <4 x float> %tmp566, float 0.000000e+00, i32 2 + %tmp568 = insertelement <4 x float> %tmp567, float %tmp551, i32 3 + %tmp569 = extractelement <4 x float> %tmp568, i32 0 + %tmp570 = extractelement <4 x float> %tmp568, i32 1 + %tmp571 = insertelement <4 x float> undef, float %tmp569, i32 0 + %tmp572 = insertelement <4 x float> %tmp571, float %tmp570, i32 1 + %tmp573 = insertelement <4 x float> %tmp572, float undef, i32 2 + %tmp574 = insertelement <4 x float> %tmp573, float undef, i32 3 + %tmp575 = shufflevector <4 x float> %tmp574, <4 x float> %tmp574, <4 x i32> <i32 0, i32 1, i32 2, i32 3> + %tmp576 = call <4 x float> @llvm.r600.tex(<4 x float> %tmp575, i32 0, i32 0, i32 0, i32 20, i32 4, i32 1, i32 1, i32 1, i32 1) + %tmp577 = extractelement <4 x float> %tmp576, i32 3 + %tmp578 = fcmp oge float %tmp560, %tmp577 + %tmp579 = sext i1 %tmp578 to i32 + %tmp580 = bitcast i32 %tmp579 to float + %tmp581 = bitcast float %tmp580 to i32 + %tmp582 = icmp ne i32 %tmp581, 0 + %.temp92.4 = select i1 %tmp582, float %tmp560, float %temp92.4 + %tmp583 = fmul float %tmp129, %.temp92.4 + %tmp584 = fadd float %tmp583, %tmp22 + %tmp585 = fmul float %tmp130, %.temp92.4 + %tmp586 = fadd float %tmp585, %tmp23 + %tmp587 = insertelement <4 x float> undef, float %tmp584, i32 0 + %tmp588 = insertelement <4 x float> %tmp587, float %tmp586, i32 1 + %tmp589 = insertelement <4 x float> %tmp588, float 0.000000e+00, i32 2 + %tmp590 = insertelement <4 x float> %tmp589, float %tmp577, i32 3 + %tmp591 = extractelement <4 x float> %tmp590, i32 0 + %tmp592 = extractelement <4 x float> %tmp590, i32 1 + %tmp593 = insertelement <4 x float> undef, float %tmp591, i32 0 + %tmp594 = insertelement <4 x float> %tmp593, float %tmp592, i32 1 + %tmp595 = insertelement <4 x float> %tmp594, float undef, i32 2 + %tmp596 = insertelement <4 x float> %tmp595, float undef, i32 3 + %tmp597 = shufflevector <4 x float> %tmp596, <4 x float> %tmp596, <4 x i32> <i32 0, i32 1, i32 2, i32 3> + %tmp598 = call <4 x float> @llvm.r600.tex(<4 x float> %tmp597, i32 0, i32 0, i32 0, i32 20, i32 4, i32 1, i32 1, i32 1, i32 1) + %tmp599 = extractelement <4 x float> %tmp598, i32 0 + %tmp600 = extractelement <4 x float> %tmp598, i32 1 + %tmp601 = extractelement <4 x float> %tmp598, i32 2 + %tmp602 = fmul float %tmp599, 2.000000e+00 + %tmp603 = fadd float %tmp602, -1.000000e+00 + %tmp604 = fmul float %tmp600, 2.000000e+00 + %tmp605 = fadd float %tmp604, -1.000000e+00 + %tmp606 = fmul float %tmp601, 2.000000e+00 + %tmp607 = fadd float %tmp606, -1.000000e+00 br label %ENDIF136 IF161: ; preds = %ENDIF136 - %605 = fmul float %202, 0x3FB99999A0000000 - %606 = fcmp uge float 0x3FE4CCCCC0000000, %605 - %607 = select i1 %606, float 0x3FE4CCCCC0000000, float %605 - %608 = fcmp uge float %607, 5.000000e-01 - %609 = select i1 %608, float 5.000000e-01, float %607 - %610 = call float @llvm.AMDGPU.lrp(float %609, float %400, float %300) - %611 = call float @llvm.AMDGPU.lrp(float %609, float %401, float %301) - %612 = call float @llvm.AMDGPU.lrp(float %609, float %402, float %302) - %613 = call float @llvm.AMDGPU.lrp(float %609, float %403, float %303) - %614 = insertelement <4 x float> undef, float %329, i32 0 - %615 = insertelement <4 x float> %614, float %330, i32 1 - %616 = insertelement <4 x float> %615, float %331, i32 2 - %617 = insertelement <4 x float> %616, float 0.000000e+00, i32 3 - %618 = insertelement <4 x float> undef, float %63, i32 0 - %619 = insertelement <4 x float> %618, float %65, i32 1 - %620 = insertelement <4 x float> %619, float %67, i32 2 - %621 = insertelement <4 x float> %620, float 0.000000e+00, i32 3 - %622 = call float @llvm.AMDGPU.dp4(<4 x float> %617, <4 x float> %621) - %623 = fcmp uge float 0x3FE6666660000000, %622 - %624 = select i1 %623, float 0x3FE6666660000000, float %622 - %625 = fmul float %8, %624 - %626 = fmul float %13, %624 - %627 = fmul float %18, %624 - %628 = insertelement <4 x float> undef, float %34, i32 0 - %629 = insertelement <4 x float> %628, float %35, i32 1 - %630 = insertelement <4 x float> %629, float %36, i32 2 - %631 = insertelement <4 x float> %630, float 0.000000e+00, i32 3 - %632 = insertelement <4 x float> undef, float %63, i32 0 - %633 = insertelement <4 x float> %632, float %65, i32 1 - %634 = insertelement <4 x float> %633, float %67, i32 2 - %635 = insertelement <4 x float> %634, float 0.000000e+00, i32 3 - %636 = call float @llvm.AMDGPU.dp4(<4 x float> %631, <4 x float> %635) - %637 = fcmp uge float 0x3FECCCCCC0000000, %636 - %638 = select i1 %637, float 0x3FECCCCCC0000000, float %636 - %639 = fmul float %625, %638 - %640 = fmul float %626, %638 - %641 = fmul float %627, %638 + %tmp608 = fmul float %result.i, 0x3FB99999A0000000 + %tmp609 = fcmp uge float 0x3FE4CCCCC0000000, %tmp608 + %tmp610 = select i1 %tmp609, float 0x3FE4CCCCC0000000, float %tmp608 + %tmp611 = fcmp uge float %tmp610, 5.000000e-01 + %tmp612 = select i1 %tmp611, float 5.000000e-01, float %tmp610 + %one.sub.a.i137 = fsub float 1.000000e+00, %tmp612 + %one.sub.ac.i138 = fmul float %one.sub.a.i137, %tmp304 + %mul.i139 = fmul float %result.i172, %tmp304 + %result.i140 = fadd float %mul.i139, %one.sub.ac.i138 + %one.sub.a.i133 = fsub float 1.000000e+00, %tmp612 + %one.sub.ac.i134 = fmul float %one.sub.a.i133, %tmp305 + %mul.i135 = fmul float %result.i168, %tmp305 + %result.i136 = fadd float %mul.i135, %one.sub.ac.i134 + %one.sub.a.i129 = fsub float 1.000000e+00, %tmp612 + %one.sub.ac.i130 = fmul float %one.sub.a.i129, %tmp306 + %mul.i131 = fmul float %result.i164, %tmp306 + %result.i132 = fadd float %mul.i131, %one.sub.ac.i130 + %one.sub.a.i125 = fsub float 1.000000e+00, %tmp612 + %one.sub.ac.i126 = fmul float %one.sub.a.i125, %tmp307 + %mul.i127 = fmul float %result.i160, %tmp307 + %result.i128 = fadd float %mul.i127, %one.sub.ac.i126 + %tmp613 = insertelement <4 x float> undef, float %tmp333, i32 0 + %tmp614 = insertelement <4 x float> %tmp613, float %tmp334, i32 1 + %tmp615 = insertelement <4 x float> %tmp614, float %tmp335, i32 2 + %tmp616 = insertelement <4 x float> %tmp615, float 0.000000e+00, i32 3 + %tmp617 = insertelement <4 x float> undef, float %tmp63, i32 0 + %tmp618 = insertelement <4 x float> %tmp617, float %tmp65, i32 1 + %tmp619 = insertelement <4 x float> %tmp618, float %tmp67, i32 2 + %tmp620 = insertelement <4 x float> %tmp619, float 0.000000e+00, i32 3 + %tmp621 = call float @llvm.r600.dot4(<4 x float> %tmp616, <4 x float> %tmp620) + %tmp622 = fcmp uge float 0x3FE6666660000000, %tmp621 + %tmp623 = select i1 %tmp622, float 0x3FE6666660000000, float %tmp621 + %tmp624 = fmul float %tmp8, %tmp623 + %tmp625 = fmul float %tmp13, %tmp623 + %tmp626 = fmul float %tmp18, %tmp623 + %tmp627 = insertelement <4 x float> undef, float %tmp34, i32 0 + %tmp628 = insertelement <4 x float> %tmp627, float %tmp35, i32 1 + %tmp629 = insertelement <4 x float> %tmp628, float %tmp36, i32 2 + %tmp630 = insertelement <4 x float> %tmp629, float 0.000000e+00, i32 3 + %tmp631 = insertelement <4 x float> undef, float %tmp63, i32 0 + %tmp632 = insertelement <4 x float> %tmp631, float %tmp65, i32 1 + %tmp633 = insertelement <4 x float> %tmp632, float %tmp67, i32 2 + %tmp634 = insertelement <4 x float> %tmp633, float 0.000000e+00, i32 3 + %tmp635 = call float @llvm.r600.dot4(<4 x float> %tmp630, <4 x float> %tmp634) + %tmp636 = fcmp uge float 0x3FECCCCCC0000000, %tmp635 + %tmp637 = select i1 %tmp636, float 0x3FECCCCCC0000000, float %tmp635 + %tmp638 = fmul float %tmp624, %tmp637 + %tmp639 = fmul float %tmp625, %tmp637 + %tmp640 = fmul float %tmp626, %tmp637 br label %ENDIF160 -ENDIF160: ; preds = %ENDIF136, %IF161 - %temp84.0 = phi float [ %610, %IF161 ], [ %255, %ENDIF136 ] - %temp85.0 = phi float [ %611, %IF161 ], [ %256, %ENDIF136 ] - %temp86.0 = phi float [ %612, %IF161 ], [ %257, %ENDIF136 ] - %temp87.0 = phi float [ %613, %IF161 ], [ %258, %ENDIF136 ] - %temp92.6 = phi float [ %639, %IF161 ], [ %415, %ENDIF136 ] - %temp93.0 = phi float [ %640, %IF161 ], [ 0.000000e+00, %ENDIF136 ] - %temp94.0 = phi float [ %641, %IF161 ], [ 0.000000e+00, %ENDIF136 ] - %642 = fcmp olt float 2.200000e+03, %179 - %643 = sext i1 %642 to i32 - %644 = bitcast i32 %643 to float - %645 = fcmp olt float %179, 2.300000e+03 - %646 = sext i1 %645 to i32 - %647 = bitcast i32 %646 to float - %648 = bitcast float %644 to i32 - %649 = bitcast float %647 to i32 - %650 = and i32 %648, %649 - %651 = bitcast i32 %650 to float - %652 = bitcast float %651 to i32 - %653 = icmp ne i32 %652, 0 - br i1 %653, label %IF164, label %ENDIF163 +ENDIF160: ; preds = %IF161, %ENDIF136 + %temp84.0 = phi float [ %result.i140, %IF161 ], [ %tmp258, %ENDIF136 ] + %temp85.0 = phi float [ %result.i136, %IF161 ], [ %tmp259, %ENDIF136 ] + %temp86.0 = phi float [ %result.i132, %IF161 ], [ %tmp260, %ENDIF136 ] + %temp87.0 = phi float [ %result.i128, %IF161 ], [ %tmp261, %ENDIF136 ] + %temp92.6 = phi float [ %tmp638, %IF161 ], [ %tmp411, %ENDIF136 ] + %temp93.0 = phi float [ %tmp639, %IF161 ], [ 0.000000e+00, %ENDIF136 ] + %temp94.0 = phi float [ %tmp640, %IF161 ], [ 0.000000e+00, %ENDIF136 ] + %tmp641 = fcmp olt float 2.200000e+03, %tmp181 + %tmp642 = sext i1 %tmp641 to i32 + %tmp643 = bitcast i32 %tmp642 to float + %tmp644 = fcmp olt float %tmp181, 2.300000e+03 + %tmp645 = sext i1 %tmp644 to i32 + %tmp646 = bitcast i32 %tmp645 to float + %tmp647 = bitcast float %tmp643 to i32 + %tmp648 = bitcast float %tmp646 to i32 + %tmp649 = and i32 %tmp647, %tmp648 + %tmp650 = bitcast i32 %tmp649 to float + %tmp651 = bitcast float %tmp650 to i32 + %tmp652 = icmp ne i32 %tmp651, 0 + br i1 %tmp652, label %IF164, label %ENDIF163 IF164: ; preds = %ENDIF160 - %654 = fmul float %202, 5.000000e-01 - %655 = fcmp uge float 0x3FE4CCCCC0000000, %654 - %656 = select i1 %655, float 0x3FE4CCCCC0000000, float %654 - %657 = fcmp uge float %656, 0x3FD6666660000000 - %658 = select i1 %657, float 0x3FD6666660000000, float %656 - %659 = call float @llvm.AMDGPU.lrp(float %658, float %400, float %300) - %660 = call float @llvm.AMDGPU.lrp(float %658, float %401, float %301) - %661 = call float @llvm.AMDGPU.lrp(float %658, float %402, float %302) - %662 = call float @llvm.AMDGPU.lrp(float %658, float %403, float %303) - %663 = insertelement <4 x float> undef, float %329, i32 0 - %664 = insertelement <4 x float> %663, float %330, i32 1 - %665 = insertelement <4 x float> %664, float %331, i32 2 - %666 = insertelement <4 x float> %665, float 0.000000e+00, i32 3 - %667 = insertelement <4 x float> undef, float %63, i32 0 - %668 = insertelement <4 x float> %667, float %65, i32 1 - %669 = insertelement <4 x float> %668, float %67, i32 2 - %670 = insertelement <4 x float> %669, float 0.000000e+00, i32 3 - %671 = call float @llvm.AMDGPU.dp4(<4 x float> %666, <4 x float> %670) - %672 = fcmp uge float 0x3FE6666660000000, %671 - %673 = select i1 %672, float 0x3FE6666660000000, float %671 - %674 = fmul float %8, %673 - %675 = fmul float %13, %673 - %676 = fmul float %18, %673 - %677 = insertelement <4 x float> undef, float %34, i32 0 - %678 = insertelement <4 x float> %677, float %35, i32 1 - %679 = insertelement <4 x float> %678, float %36, i32 2 - %680 = insertelement <4 x float> %679, float 0.000000e+00, i32 3 - %681 = insertelement <4 x float> undef, float %63, i32 0 - %682 = insertelement <4 x float> %681, float %65, i32 1 - %683 = insertelement <4 x float> %682, float %67, i32 2 - %684 = insertelement <4 x float> %683, float 0.000000e+00, i32 3 - %685 = call float @llvm.AMDGPU.dp4(<4 x float> %680, <4 x float> %684) - %686 = fcmp uge float 0x3FECCCCCC0000000, %685 - %687 = select i1 %686, float 0x3FECCCCCC0000000, float %685 - %688 = fmul float %674, %687 - %689 = fmul float %675, %687 - %690 = fmul float %676, %687 + %tmp653 = fmul float %result.i, 5.000000e-01 + %tmp654 = fcmp uge float 0x3FE4CCCCC0000000, %tmp653 + %tmp655 = select i1 %tmp654, float 0x3FE4CCCCC0000000, float %tmp653 + %tmp656 = fcmp uge float %tmp655, 0x3FD6666660000000 + %tmp657 = select i1 %tmp656, float 0x3FD6666660000000, float %tmp655 + %one.sub.a.i121 = fsub float 1.000000e+00, %tmp657 + %one.sub.ac.i122 = fmul float %one.sub.a.i121, %tmp304 + %mul.i123 = fmul float %result.i172, %tmp304 + %result.i124 = fadd float %mul.i123, %one.sub.ac.i122 + %one.sub.a.i117 = fsub float 1.000000e+00, %tmp657 + %one.sub.ac.i118 = fmul float %one.sub.a.i117, %tmp305 + %mul.i119 = fmul float %result.i168, %tmp305 + %result.i120 = fadd float %mul.i119, %one.sub.ac.i118 + %one.sub.a.i113 = fsub float 1.000000e+00, %tmp657 + %one.sub.ac.i114 = fmul float %one.sub.a.i113, %tmp306 + %mul.i115 = fmul float %result.i164, %tmp306 + %result.i116 = fadd float %mul.i115, %one.sub.ac.i114 + %one.sub.a.i109 = fsub float 1.000000e+00, %tmp657 + %one.sub.ac.i110 = fmul float %one.sub.a.i109, %tmp307 + %mul.i111 = fmul float %result.i160, %tmp307 + %result.i112 = fadd float %mul.i111, %one.sub.ac.i110 + %tmp658 = insertelement <4 x float> undef, float %tmp333, i32 0 + %tmp659 = insertelement <4 x float> %tmp658, float %tmp334, i32 1 + %tmp660 = insertelement <4 x float> %tmp659, float %tmp335, i32 2 + %tmp661 = insertelement <4 x float> %tmp660, float 0.000000e+00, i32 3 + %tmp662 = insertelement <4 x float> undef, float %tmp63, i32 0 + %tmp663 = insertelement <4 x float> %tmp662, float %tmp65, i32 1 + %tmp664 = insertelement <4 x float> %tmp663, float %tmp67, i32 2 + %tmp665 = insertelement <4 x float> %tmp664, float 0.000000e+00, i32 3 + %tmp666 = call float @llvm.r600.dot4(<4 x float> %tmp661, <4 x float> %tmp665) + %tmp667 = fcmp uge float 0x3FE6666660000000, %tmp666 + %tmp668 = select i1 %tmp667, float 0x3FE6666660000000, float %tmp666 + %tmp669 = fmul float %tmp8, %tmp668 + %tmp670 = fmul float %tmp13, %tmp668 + %tmp671 = fmul float %tmp18, %tmp668 + %tmp672 = insertelement <4 x float> undef, float %tmp34, i32 0 + %tmp673 = insertelement <4 x float> %tmp672, float %tmp35, i32 1 + %tmp674 = insertelement <4 x float> %tmp673, float %tmp36, i32 2 + %tmp675 = insertelement <4 x float> %tmp674, float 0.000000e+00, i32 3 + %tmp676 = insertelement <4 x float> undef, float %tmp63, i32 0 + %tmp677 = insertelement <4 x float> %tmp676, float %tmp65, i32 1 + %tmp678 = insertelement <4 x float> %tmp677, float %tmp67, i32 2 + %tmp679 = insertelement <4 x float> %tmp678, float 0.000000e+00, i32 3 + %tmp680 = call float @llvm.r600.dot4(<4 x float> %tmp675, <4 x float> %tmp679) + %tmp681 = fcmp uge float 0x3FECCCCCC0000000, %tmp680 + %tmp682 = select i1 %tmp681, float 0x3FECCCCCC0000000, float %tmp680 + %tmp683 = fmul float %tmp669, %tmp682 + %tmp684 = fmul float %tmp670, %tmp682 + %tmp685 = fmul float %tmp671, %tmp682 br label %ENDIF163 -ENDIF163: ; preds = %ENDIF160, %IF164 - %temp84.1 = phi float [ %659, %IF164 ], [ %temp84.0, %ENDIF160 ] - %temp85.1 = phi float [ %660, %IF164 ], [ %temp85.0, %ENDIF160 ] - %temp86.1 = phi float [ %661, %IF164 ], [ %temp86.0, %ENDIF160 ] - %temp87.1 = phi float [ %662, %IF164 ], [ %temp87.0, %ENDIF160 ] - %temp92.7 = phi float [ %688, %IF164 ], [ %temp92.6, %ENDIF160 ] - %temp93.1 = phi float [ %689, %IF164 ], [ %temp93.0, %ENDIF160 ] - %temp94.1 = phi float [ %690, %IF164 ], [ %temp94.0, %ENDIF160 ] - %691 = fcmp oge float %179, 2.300000e+03 - %692 = sext i1 %691 to i32 - %693 = bitcast i32 %692 to float - %694 = fcmp olt float %179, 2.480000e+03 - %695 = sext i1 %694 to i32 - %696 = bitcast i32 %695 to float - %697 = bitcast float %693 to i32 - %698 = bitcast float %696 to i32 - %699 = and i32 %697, %698 - %700 = bitcast i32 %699 to float - %701 = bitcast float %700 to i32 - %702 = icmp ne i32 %701, 0 - br i1 %702, label %IF167, label %ENDIF166 +ENDIF163: ; preds = %IF164, %ENDIF160 + %temp84.1 = phi float [ %result.i124, %IF164 ], [ %temp84.0, %ENDIF160 ] + %temp85.1 = phi float [ %result.i120, %IF164 ], [ %temp85.0, %ENDIF160 ] + %temp86.1 = phi float [ %result.i116, %IF164 ], [ %temp86.0, %ENDIF160 ] + %temp87.1 = phi float [ %result.i112, %IF164 ], [ %temp87.0, %ENDIF160 ] + %temp92.7 = phi float [ %tmp683, %IF164 ], [ %temp92.6, %ENDIF160 ] + %temp93.1 = phi float [ %tmp684, %IF164 ], [ %temp93.0, %ENDIF160 ] + %temp94.1 = phi float [ %tmp685, %IF164 ], [ %temp94.0, %ENDIF160 ] + %tmp686 = fcmp oge float %tmp181, 2.300000e+03 + %tmp687 = sext i1 %tmp686 to i32 + %tmp688 = bitcast i32 %tmp687 to float + %tmp689 = fcmp olt float %tmp181, 2.480000e+03 + %tmp690 = sext i1 %tmp689 to i32 + %tmp691 = bitcast i32 %tmp690 to float + %tmp692 = bitcast float %tmp688 to i32 + %tmp693 = bitcast float %tmp691 to i32 + %tmp694 = and i32 %tmp692, %tmp693 + %tmp695 = bitcast i32 %tmp694 to float + %tmp696 = bitcast float %tmp695 to i32 + %tmp697 = icmp ne i32 %tmp696, 0 + br i1 %tmp697, label %IF167, label %ENDIF166 IF167: ; preds = %ENDIF163 - %703 = fmul float %202, 5.000000e-01 - %704 = fcmp uge float 0x3FE4CCCCC0000000, %703 - %705 = select i1 %704, float 0x3FE4CCCCC0000000, float %703 - %706 = fcmp uge float %705, 0x3FD3333340000000 - %707 = select i1 %706, float 0x3FD3333340000000, float %705 - %708 = call float @llvm.AMDGPU.lrp(float %707, float %409, float %300) - %709 = call float @llvm.AMDGPU.lrp(float %707, float %410, float %301) - %710 = call float @llvm.AMDGPU.lrp(float %707, float %411, float %302) - %711 = call float @llvm.AMDGPU.lrp(float %707, float %412, float %303) - %712 = insertelement <4 x float> undef, float %329, i32 0 - %713 = insertelement <4 x float> %712, float %330, i32 1 - %714 = insertelement <4 x float> %713, float %331, i32 2 - %715 = insertelement <4 x float> %714, float 0.000000e+00, i32 3 - %716 = insertelement <4 x float> undef, float %63, i32 0 - %717 = insertelement <4 x float> %716, float %65, i32 1 - %718 = insertelement <4 x float> %717, float %67, i32 2 - %719 = insertelement <4 x float> %718, float 0.000000e+00, i32 3 - %720 = call float @llvm.AMDGPU.dp4(<4 x float> %715, <4 x float> %719) - %721 = fcmp uge float 0x3FEB333340000000, %720 - %722 = select i1 %721, float 0x3FEB333340000000, float %720 - %723 = fmul float %8, %722 - %724 = fmul float %13, %722 - %725 = fmul float %18, %722 - %726 = insertelement <4 x float> undef, float %34, i32 0 - %727 = insertelement <4 x float> %726, float %35, i32 1 - %728 = insertelement <4 x float> %727, float %36, i32 2 - %729 = insertelement <4 x float> %728, float 0.000000e+00, i32 3 - %730 = insertelement <4 x float> undef, float %63, i32 0 - %731 = insertelement <4 x float> %730, float %65, i32 1 - %732 = insertelement <4 x float> %731, float %67, i32 2 - %733 = insertelement <4 x float> %732, float 0.000000e+00, i32 3 - %734 = call float @llvm.AMDGPU.dp4(<4 x float> %729, <4 x float> %733) - %735 = fcmp uge float 0x3FECCCCCC0000000, %734 - %736 = select i1 %735, float 0x3FECCCCCC0000000, float %734 - %737 = fmul float %723, %736 - %738 = fmul float %724, %736 - %739 = fmul float %725, %736 + %tmp698 = fmul float %result.i, 5.000000e-01 + %tmp699 = fcmp uge float 0x3FE4CCCCC0000000, %tmp698 + %tmp700 = select i1 %tmp699, float 0x3FE4CCCCC0000000, float %tmp698 + %tmp701 = fcmp uge float %tmp700, 0x3FD3333340000000 + %tmp702 = select i1 %tmp701, float 0x3FD3333340000000, float %tmp700 + %one.sub.a.i105 = fsub float 1.000000e+00, %tmp702 + %one.sub.ac.i106 = fmul float %one.sub.a.i105, %tmp304 + %mul.i107 = fmul float %result.i156, %tmp304 + %result.i108 = fadd float %mul.i107, %one.sub.ac.i106 + %one.sub.a.i101 = fsub float 1.000000e+00, %tmp702 + %one.sub.ac.i102 = fmul float %one.sub.a.i101, %tmp305 + %mul.i103 = fmul float %result.i152, %tmp305 + %result.i104 = fadd float %mul.i103, %one.sub.ac.i102 + %one.sub.a.i97 = fsub float 1.000000e+00, %tmp702 + %one.sub.ac.i98 = fmul float %one.sub.a.i97, %tmp306 + %mul.i99 = fmul float %result.i148, %tmp306 + %result.i100 = fadd float %mul.i99, %one.sub.ac.i98 + %one.sub.a.i93 = fsub float 1.000000e+00, %tmp702 + %one.sub.ac.i94 = fmul float %one.sub.a.i93, %tmp307 + %mul.i95 = fmul float %result.i144, %tmp307 + %result.i96 = fadd float %mul.i95, %one.sub.ac.i94 + %tmp703 = insertelement <4 x float> undef, float %tmp333, i32 0 + %tmp704 = insertelement <4 x float> %tmp703, float %tmp334, i32 1 + %tmp705 = insertelement <4 x float> %tmp704, float %tmp335, i32 2 + %tmp706 = insertelement <4 x float> %tmp705, float 0.000000e+00, i32 3 + %tmp707 = insertelement <4 x float> undef, float %tmp63, i32 0 + %tmp708 = insertelement <4 x float> %tmp707, float %tmp65, i32 1 + %tmp709 = insertelement <4 x float> %tmp708, float %tmp67, i32 2 + %tmp710 = insertelement <4 x float> %tmp709, float 0.000000e+00, i32 3 + %tmp711 = call float @llvm.r600.dot4(<4 x float> %tmp706, <4 x float> %tmp710) + %tmp712 = fcmp uge float 0x3FEB333340000000, %tmp711 + %tmp713 = select i1 %tmp712, float 0x3FEB333340000000, float %tmp711 + %tmp714 = fmul float %tmp8, %tmp713 + %tmp715 = fmul float %tmp13, %tmp713 + %tmp716 = fmul float %tmp18, %tmp713 + %tmp717 = insertelement <4 x float> undef, float %tmp34, i32 0 + %tmp718 = insertelement <4 x float> %tmp717, float %tmp35, i32 1 + %tmp719 = insertelement <4 x float> %tmp718, float %tmp36, i32 2 + %tmp720 = insertelement <4 x float> %tmp719, float 0.000000e+00, i32 3 + %tmp721 = insertelement <4 x float> undef, float %tmp63, i32 0 + %tmp722 = insertelement <4 x float> %tmp721, float %tmp65, i32 1 + %tmp723 = insertelement <4 x float> %tmp722, float %tmp67, i32 2 + %tmp724 = insertelement <4 x float> %tmp723, float 0.000000e+00, i32 3 + %tmp725 = call float @llvm.r600.dot4(<4 x float> %tmp720, <4 x float> %tmp724) + %tmp726 = fcmp uge float 0x3FECCCCCC0000000, %tmp725 + %tmp727 = select i1 %tmp726, float 0x3FECCCCCC0000000, float %tmp725 + %tmp728 = fmul float %tmp714, %tmp727 + %tmp729 = fmul float %tmp715, %tmp727 + %tmp730 = fmul float %tmp716, %tmp727 br label %ENDIF166 -ENDIF166: ; preds = %ENDIF163, %IF167 - %temp84.2 = phi float [ %708, %IF167 ], [ %temp84.1, %ENDIF163 ] - %temp85.2 = phi float [ %709, %IF167 ], [ %temp85.1, %ENDIF163 ] - %temp86.2 = phi float [ %710, %IF167 ], [ %temp86.1, %ENDIF163 ] - %temp87.2 = phi float [ %711, %IF167 ], [ %temp87.1, %ENDIF163 ] - %temp92.8 = phi float [ %737, %IF167 ], [ %temp92.7, %ENDIF163 ] - %temp93.2 = phi float [ %738, %IF167 ], [ %temp93.1, %ENDIF163 ] - %temp94.2 = phi float [ %739, %IF167 ], [ %temp94.1, %ENDIF163 ] - %740 = fcmp oge float %179, 2.480000e+03 - %741 = sext i1 %740 to i32 - %742 = bitcast i32 %741 to float - %743 = fcmp olt float %179, 2.530000e+03 - %744 = sext i1 %743 to i32 - %745 = bitcast i32 %744 to float - %746 = bitcast float %742 to i32 - %747 = bitcast float %745 to i32 - %748 = and i32 %746, %747 - %749 = bitcast i32 %748 to float - %750 = bitcast float %749 to i32 - %751 = icmp ne i32 %750, 0 - br i1 %751, label %IF170, label %ENDIF169 +ENDIF166: ; preds = %IF167, %ENDIF163 + %temp84.2 = phi float [ %result.i108, %IF167 ], [ %temp84.1, %ENDIF163 ] + %temp85.2 = phi float [ %result.i104, %IF167 ], [ %temp85.1, %ENDIF163 ] + %temp86.2 = phi float [ %result.i100, %IF167 ], [ %temp86.1, %ENDIF163 ] + %temp87.2 = phi float [ %result.i96, %IF167 ], [ %temp87.1, %ENDIF163 ] + %temp92.8 = phi float [ %tmp728, %IF167 ], [ %temp92.7, %ENDIF163 ] + %temp93.2 = phi float [ %tmp729, %IF167 ], [ %temp93.1, %ENDIF163 ] + %temp94.2 = phi float [ %tmp730, %IF167 ], [ %temp94.1, %ENDIF163 ] + %tmp731 = fcmp oge float %tmp181, 2.480000e+03 + %tmp732 = sext i1 %tmp731 to i32 + %tmp733 = bitcast i32 %tmp732 to float + %tmp734 = fcmp olt float %tmp181, 2.530000e+03 + %tmp735 = sext i1 %tmp734 to i32 + %tmp736 = bitcast i32 %tmp735 to float + %tmp737 = bitcast float %tmp733 to i32 + %tmp738 = bitcast float %tmp736 to i32 + %tmp739 = and i32 %tmp737, %tmp738 + %tmp740 = bitcast i32 %tmp739 to float + %tmp741 = bitcast float %tmp740 to i32 + %tmp742 = icmp ne i32 %tmp741, 0 + br i1 %tmp742, label %IF170, label %ENDIF169 IF170: ; preds = %ENDIF166 - %752 = fmul float %202, 5.000000e-01 - %753 = fcmp uge float 0x3FE4CCCCC0000000, %752 - %754 = select i1 %753, float 0x3FE4CCCCC0000000, float %752 - %755 = fcmp uge float %754, 0x3FC99999A0000000 - %756 = select i1 %755, float 0x3FC99999A0000000, float %754 - %757 = call float @llvm.AMDGPU.lrp(float %756, float %409, float %300) - %758 = call float @llvm.AMDGPU.lrp(float %756, float %410, float %301) - %759 = call float @llvm.AMDGPU.lrp(float %756, float %411, float %302) - %760 = call float @llvm.AMDGPU.lrp(float %756, float %412, float %303) - %761 = insertelement <4 x float> undef, float %329, i32 0 - %762 = insertelement <4 x float> %761, float %330, i32 1 - %763 = insertelement <4 x float> %762, float %331, i32 2 - %764 = insertelement <4 x float> %763, float 0.000000e+00, i32 3 - %765 = insertelement <4 x float> undef, float %63, i32 0 - %766 = insertelement <4 x float> %765, float %65, i32 1 - %767 = insertelement <4 x float> %766, float %67, i32 2 - %768 = insertelement <4 x float> %767, float 0.000000e+00, i32 3 - %769 = call float @llvm.AMDGPU.dp4(<4 x float> %764, <4 x float> %768) - %770 = fcmp uge float 0x3FEB333340000000, %769 - %771 = select i1 %770, float 0x3FEB333340000000, float %769 - %772 = fmul float %8, %771 - %773 = fmul float %13, %771 - %774 = fmul float %18, %771 - %775 = insertelement <4 x float> undef, float %34, i32 0 - %776 = insertelement <4 x float> %775, float %35, i32 1 - %777 = insertelement <4 x float> %776, float %36, i32 2 - %778 = insertelement <4 x float> %777, float 0.000000e+00, i32 3 - %779 = insertelement <4 x float> undef, float %63, i32 0 - %780 = insertelement <4 x float> %779, float %65, i32 1 - %781 = insertelement <4 x float> %780, float %67, i32 2 - %782 = insertelement <4 x float> %781, float 0.000000e+00, i32 3 - %783 = call float @llvm.AMDGPU.dp4(<4 x float> %778, <4 x float> %782) - %784 = fcmp uge float 0x3FECCCCCC0000000, %783 - %785 = select i1 %784, float 0x3FECCCCCC0000000, float %783 - %786 = fmul float %772, %785 - %787 = fmul float %773, %785 - %788 = fmul float %774, %785 + %tmp743 = fmul float %result.i, 5.000000e-01 + %tmp744 = fcmp uge float 0x3FE4CCCCC0000000, %tmp743 + %tmp745 = select i1 %tmp744, float 0x3FE4CCCCC0000000, float %tmp743 + %tmp746 = fcmp uge float %tmp745, 0x3FC99999A0000000 + %tmp747 = select i1 %tmp746, float 0x3FC99999A0000000, float %tmp745 + %one.sub.a.i89 = fsub float 1.000000e+00, %tmp747 + %one.sub.ac.i90 = fmul float %one.sub.a.i89, %tmp304 + %mul.i91 = fmul float %result.i156, %tmp304 + %result.i92 = fadd float %mul.i91, %one.sub.ac.i90 + %one.sub.a.i85 = fsub float 1.000000e+00, %tmp747 + %one.sub.ac.i86 = fmul float %one.sub.a.i85, %tmp305 + %mul.i87 = fmul float %result.i152, %tmp305 + %result.i88 = fadd float %mul.i87, %one.sub.ac.i86 + %one.sub.a.i81 = fsub float 1.000000e+00, %tmp747 + %one.sub.ac.i82 = fmul float %one.sub.a.i81, %tmp306 + %mul.i83 = fmul float %result.i148, %tmp306 + %result.i84 = fadd float %mul.i83, %one.sub.ac.i82 + %one.sub.a.i77 = fsub float 1.000000e+00, %tmp747 + %one.sub.ac.i78 = fmul float %one.sub.a.i77, %tmp307 + %mul.i79 = fmul float %result.i144, %tmp307 + %result.i80 = fadd float %mul.i79, %one.sub.ac.i78 + %tmp748 = insertelement <4 x float> undef, float %tmp333, i32 0 + %tmp749 = insertelement <4 x float> %tmp748, float %tmp334, i32 1 + %tmp750 = insertelement <4 x float> %tmp749, float %tmp335, i32 2 + %tmp751 = insertelement <4 x float> %tmp750, float 0.000000e+00, i32 3 + %tmp752 = insertelement <4 x float> undef, float %tmp63, i32 0 + %tmp753 = insertelement <4 x float> %tmp752, float %tmp65, i32 1 + %tmp754 = insertelement <4 x float> %tmp753, float %tmp67, i32 2 + %tmp755 = insertelement <4 x float> %tmp754, float 0.000000e+00, i32 3 + %tmp756 = call float @llvm.r600.dot4(<4 x float> %tmp751, <4 x float> %tmp755) + %tmp757 = fcmp uge float 0x3FEB333340000000, %tmp756 + %tmp758 = select i1 %tmp757, float 0x3FEB333340000000, float %tmp756 + %tmp759 = fmul float %tmp8, %tmp758 + %tmp760 = fmul float %tmp13, %tmp758 + %tmp761 = fmul float %tmp18, %tmp758 + %tmp762 = insertelement <4 x float> undef, float %tmp34, i32 0 + %tmp763 = insertelement <4 x float> %tmp762, float %tmp35, i32 1 + %tmp764 = insertelement <4 x float> %tmp763, float %tmp36, i32 2 + %tmp765 = insertelement <4 x float> %tmp764, float 0.000000e+00, i32 3 + %tmp766 = insertelement <4 x float> undef, float %tmp63, i32 0 + %tmp767 = insertelement <4 x float> %tmp766, float %tmp65, i32 1 + %tmp768 = insertelement <4 x float> %tmp767, float %tmp67, i32 2 + %tmp769 = insertelement <4 x float> %tmp768, float 0.000000e+00, i32 3 + %tmp770 = call float @llvm.r600.dot4(<4 x float> %tmp765, <4 x float> %tmp769) + %tmp771 = fcmp uge float 0x3FECCCCCC0000000, %tmp770 + %tmp772 = select i1 %tmp771, float 0x3FECCCCCC0000000, float %tmp770 + %tmp773 = fmul float %tmp759, %tmp772 + %tmp774 = fmul float %tmp760, %tmp772 + %tmp775 = fmul float %tmp761, %tmp772 br label %ENDIF169 -ENDIF169: ; preds = %ENDIF166, %IF170 - %temp84.3 = phi float [ %757, %IF170 ], [ %temp84.2, %ENDIF166 ] - %temp85.3 = phi float [ %758, %IF170 ], [ %temp85.2, %ENDIF166 ] - %temp86.3 = phi float [ %759, %IF170 ], [ %temp86.2, %ENDIF166 ] - %temp87.3 = phi float [ %760, %IF170 ], [ %temp87.2, %ENDIF166 ] - %temp92.9 = phi float [ %786, %IF170 ], [ %temp92.8, %ENDIF166 ] - %temp93.3 = phi float [ %787, %IF170 ], [ %temp93.2, %ENDIF166 ] - %temp94.3 = phi float [ %788, %IF170 ], [ %temp94.2, %ENDIF166 ] - %789 = fcmp oge float %179, 2.530000e+03 - %790 = sext i1 %789 to i32 - %791 = bitcast i32 %790 to float - %792 = fcmp olt float %179, 2.670000e+03 - %793 = sext i1 %792 to i32 - %794 = bitcast i32 %793 to float - %795 = bitcast float %791 to i32 - %796 = bitcast float %794 to i32 - %797 = and i32 %795, %796 - %798 = bitcast i32 %797 to float - %799 = bitcast float %798 to i32 - %800 = icmp ne i32 %799, 0 - br i1 %800, label %IF173, label %ENDIF172 +ENDIF169: ; preds = %IF170, %ENDIF166 + %temp84.3 = phi float [ %result.i92, %IF170 ], [ %temp84.2, %ENDIF166 ] + %temp85.3 = phi float [ %result.i88, %IF170 ], [ %temp85.2, %ENDIF166 ] + %temp86.3 = phi float [ %result.i84, %IF170 ], [ %temp86.2, %ENDIF166 ] + %temp87.3 = phi float [ %result.i80, %IF170 ], [ %temp87.2, %ENDIF166 ] + %temp92.9 = phi float [ %tmp773, %IF170 ], [ %temp92.8, %ENDIF166 ] + %temp93.3 = phi float [ %tmp774, %IF170 ], [ %temp93.2, %ENDIF166 ] + %temp94.3 = phi float [ %tmp775, %IF170 ], [ %temp94.2, %ENDIF166 ] + %tmp776 = fcmp oge float %tmp181, 2.530000e+03 + %tmp777 = sext i1 %tmp776 to i32 + %tmp778 = bitcast i32 %tmp777 to float + %tmp779 = fcmp olt float %tmp181, 2.670000e+03 + %tmp780 = sext i1 %tmp779 to i32 + %tmp781 = bitcast i32 %tmp780 to float + %tmp782 = bitcast float %tmp778 to i32 + %tmp783 = bitcast float %tmp781 to i32 + %tmp784 = and i32 %tmp782, %tmp783 + %tmp785 = bitcast i32 %tmp784 to float + %tmp786 = bitcast float %tmp785 to i32 + %tmp787 = icmp ne i32 %tmp786, 0 + br i1 %tmp787, label %IF173, label %ENDIF172 IF173: ; preds = %ENDIF169 - %801 = fmul float %202, 5.000000e-01 - %802 = fcmp uge float 0x3FE4CCCCC0000000, %801 - %803 = select i1 %802, float 0x3FE4CCCCC0000000, float %801 - %804 = fcmp uge float %803, 0x3FB99999A0000000 - %805 = select i1 %804, float 0x3FB99999A0000000, float %803 - %806 = call float @llvm.AMDGPU.lrp(float %805, float %400, float %300) - %807 = call float @llvm.AMDGPU.lrp(float %805, float %401, float %301) - %808 = call float @llvm.AMDGPU.lrp(float %805, float %402, float %302) - %809 = call float @llvm.AMDGPU.lrp(float %805, float %403, float %303) - %810 = insertelement <4 x float> undef, float %329, i32 0 - %811 = insertelement <4 x float> %810, float %330, i32 1 - %812 = insertelement <4 x float> %811, float %331, i32 2 - %813 = insertelement <4 x float> %812, float 0.000000e+00, i32 3 - %814 = insertelement <4 x float> undef, float %63, i32 0 - %815 = insertelement <4 x float> %814, float %65, i32 1 - %816 = insertelement <4 x float> %815, float %67, i32 2 - %817 = insertelement <4 x float> %816, float 0.000000e+00, i32 3 - %818 = call float @llvm.AMDGPU.dp4(<4 x float> %813, <4 x float> %817) - %819 = fcmp uge float 0x3FEB333340000000, %818 - %820 = select i1 %819, float 0x3FEB333340000000, float %818 - %821 = fmul float %8, %820 - %822 = fmul float %13, %820 - %823 = fmul float %18, %820 - %824 = insertelement <4 x float> undef, float %34, i32 0 - %825 = insertelement <4 x float> %824, float %35, i32 1 - %826 = insertelement <4 x float> %825, float %36, i32 2 - %827 = insertelement <4 x float> %826, float 0.000000e+00, i32 3 - %828 = insertelement <4 x float> undef, float %63, i32 0 - %829 = insertelement <4 x float> %828, float %65, i32 1 - %830 = insertelement <4 x float> %829, float %67, i32 2 - %831 = insertelement <4 x float> %830, float 0.000000e+00, i32 3 - %832 = call float @llvm.AMDGPU.dp4(<4 x float> %827, <4 x float> %831) - %833 = fcmp uge float 0x3FECCCCCC0000000, %832 - %834 = select i1 %833, float 0x3FECCCCCC0000000, float %832 - %835 = fmul float %821, %834 - %836 = fmul float %822, %834 - %837 = fmul float %823, %834 + %tmp788 = fmul float %result.i, 5.000000e-01 + %tmp789 = fcmp uge float 0x3FE4CCCCC0000000, %tmp788 + %tmp790 = select i1 %tmp789, float 0x3FE4CCCCC0000000, float %tmp788 + %tmp791 = fcmp uge float %tmp790, 0x3FB99999A0000000 + %tmp792 = select i1 %tmp791, float 0x3FB99999A0000000, float %tmp790 + %one.sub.a.i73 = fsub float 1.000000e+00, %tmp792 + %one.sub.ac.i74 = fmul float %one.sub.a.i73, %tmp304 + %mul.i75 = fmul float %result.i172, %tmp304 + %result.i76 = fadd float %mul.i75, %one.sub.ac.i74 + %one.sub.a.i69 = fsub float 1.000000e+00, %tmp792 + %one.sub.ac.i70 = fmul float %one.sub.a.i69, %tmp305 + %mul.i71 = fmul float %result.i168, %tmp305 + %result.i72 = fadd float %mul.i71, %one.sub.ac.i70 + %one.sub.a.i65 = fsub float 1.000000e+00, %tmp792 + %one.sub.ac.i66 = fmul float %one.sub.a.i65, %tmp306 + %mul.i67 = fmul float %result.i164, %tmp306 + %result.i68 = fadd float %mul.i67, %one.sub.ac.i66 + %one.sub.a.i61 = fsub float 1.000000e+00, %tmp792 + %one.sub.ac.i62 = fmul float %one.sub.a.i61, %tmp307 + %mul.i63 = fmul float %result.i160, %tmp307 + %result.i64 = fadd float %mul.i63, %one.sub.ac.i62 + %tmp793 = insertelement <4 x float> undef, float %tmp333, i32 0 + %tmp794 = insertelement <4 x float> %tmp793, float %tmp334, i32 1 + %tmp795 = insertelement <4 x float> %tmp794, float %tmp335, i32 2 + %tmp796 = insertelement <4 x float> %tmp795, float 0.000000e+00, i32 3 + %tmp797 = insertelement <4 x float> undef, float %tmp63, i32 0 + %tmp798 = insertelement <4 x float> %tmp797, float %tmp65, i32 1 + %tmp799 = insertelement <4 x float> %tmp798, float %tmp67, i32 2 + %tmp800 = insertelement <4 x float> %tmp799, float 0.000000e+00, i32 3 + %tmp801 = call float @llvm.r600.dot4(<4 x float> %tmp796, <4 x float> %tmp800) + %tmp802 = fcmp uge float 0x3FEB333340000000, %tmp801 + %tmp803 = select i1 %tmp802, float 0x3FEB333340000000, float %tmp801 + %tmp804 = fmul float %tmp8, %tmp803 + %tmp805 = fmul float %tmp13, %tmp803 + %tmp806 = fmul float %tmp18, %tmp803 + %tmp807 = insertelement <4 x float> undef, float %tmp34, i32 0 + %tmp808 = insertelement <4 x float> %tmp807, float %tmp35, i32 1 + %tmp809 = insertelement <4 x float> %tmp808, float %tmp36, i32 2 + %tmp810 = insertelement <4 x float> %tmp809, float 0.000000e+00, i32 3 + %tmp811 = insertelement <4 x float> undef, float %tmp63, i32 0 + %tmp812 = insertelement <4 x float> %tmp811, float %tmp65, i32 1 + %tmp813 = insertelement <4 x float> %tmp812, float %tmp67, i32 2 + %tmp814 = insertelement <4 x float> %tmp813, float 0.000000e+00, i32 3 + %tmp815 = call float @llvm.r600.dot4(<4 x float> %tmp810, <4 x float> %tmp814) + %tmp816 = fcmp uge float 0x3FECCCCCC0000000, %tmp815 + %tmp817 = select i1 %tmp816, float 0x3FECCCCCC0000000, float %tmp815 + %tmp818 = fmul float %tmp804, %tmp817 + %tmp819 = fmul float %tmp805, %tmp817 + %tmp820 = fmul float %tmp806, %tmp817 br label %ENDIF172 -ENDIF172: ; preds = %ENDIF169, %IF173 - %temp84.4 = phi float [ %806, %IF173 ], [ %temp84.3, %ENDIF169 ] - %temp85.4 = phi float [ %807, %IF173 ], [ %temp85.3, %ENDIF169 ] - %temp86.4 = phi float [ %808, %IF173 ], [ %temp86.3, %ENDIF169 ] - %temp87.4 = phi float [ %809, %IF173 ], [ %temp87.3, %ENDIF169 ] - %temp92.10 = phi float [ %835, %IF173 ], [ %temp92.9, %ENDIF169 ] - %temp93.4 = phi float [ %836, %IF173 ], [ %temp93.3, %ENDIF169 ] - %temp94.4 = phi float [ %837, %IF173 ], [ %temp94.3, %ENDIF169 ] - %838 = fcmp oge float %179, 2.670000e+03 - %839 = sext i1 %838 to i32 - %840 = bitcast i32 %839 to float - %841 = bitcast float %840 to i32 - %842 = icmp ne i32 %841, 0 - br i1 %842, label %IF176, label %ENDIF175 +ENDIF172: ; preds = %IF173, %ENDIF169 + %temp84.4 = phi float [ %result.i76, %IF173 ], [ %temp84.3, %ENDIF169 ] + %temp85.4 = phi float [ %result.i72, %IF173 ], [ %temp85.3, %ENDIF169 ] + %temp86.4 = phi float [ %result.i68, %IF173 ], [ %temp86.3, %ENDIF169 ] + %temp87.4 = phi float [ %result.i64, %IF173 ], [ %temp87.3, %ENDIF169 ] + %temp92.10 = phi float [ %tmp818, %IF173 ], [ %temp92.9, %ENDIF169 ] + %temp93.4 = phi float [ %tmp819, %IF173 ], [ %temp93.3, %ENDIF169 ] + %temp94.4 = phi float [ %tmp820, %IF173 ], [ %temp94.3, %ENDIF169 ] + %tmp821 = fcmp oge float %tmp181, 2.670000e+03 + %tmp822 = sext i1 %tmp821 to i32 + %tmp823 = bitcast i32 %tmp822 to float + %tmp824 = bitcast float %tmp823 to i32 + %tmp825 = icmp ne i32 %tmp824, 0 + br i1 %tmp825, label %IF176, label %ENDIF175 IF176: ; preds = %ENDIF172 - %843 = fmul float %202, 0x3FB99999A0000000 - %844 = fcmp uge float 0.000000e+00, %843 - %845 = select i1 %844, float 0.000000e+00, float %843 - %846 = fcmp uge float %845, 0x3FD99999A0000000 - %847 = select i1 %846, float 0x3FD99999A0000000, float %845 - %848 = call float @llvm.AMDGPU.lrp(float %847, float %400, float %300) - %849 = call float @llvm.AMDGPU.lrp(float %847, float %401, float %301) - %850 = call float @llvm.AMDGPU.lrp(float %847, float %402, float %302) - %851 = call float @llvm.AMDGPU.lrp(float %847, float %403, float %303) - %852 = insertelement <4 x float> undef, float %329, i32 0 - %853 = insertelement <4 x float> %852, float %330, i32 1 - %854 = insertelement <4 x float> %853, float %331, i32 2 - %855 = insertelement <4 x float> %854, float 0.000000e+00, i32 3 - %856 = insertelement <4 x float> undef, float %63, i32 0 - %857 = insertelement <4 x float> %856, float %65, i32 1 - %858 = insertelement <4 x float> %857, float %67, i32 2 - %859 = insertelement <4 x float> %858, float 0.000000e+00, i32 3 - %860 = call float @llvm.AMDGPU.dp4(<4 x float> %855, <4 x float> %859) - %861 = fcmp uge float 0x3FEB333340000000, %860 - %862 = select i1 %861, float 0x3FEB333340000000, float %860 - %863 = fmul float %8, %862 - %864 = fmul float %13, %862 - %865 = fmul float %18, %862 - %866 = insertelement <4 x float> undef, float %34, i32 0 - %867 = insertelement <4 x float> %866, float %35, i32 1 - %868 = insertelement <4 x float> %867, float %36, i32 2 - %869 = insertelement <4 x float> %868, float 0.000000e+00, i32 3 - %870 = insertelement <4 x float> undef, float %63, i32 0 - %871 = insertelement <4 x float> %870, float %65, i32 1 - %872 = insertelement <4 x float> %871, float %67, i32 2 - %873 = insertelement <4 x float> %872, float 0.000000e+00, i32 3 - %874 = call float @llvm.AMDGPU.dp4(<4 x float> %869, <4 x float> %873) - %875 = fcmp uge float 0x3FECCCCCC0000000, %874 - %876 = select i1 %875, float 0x3FECCCCCC0000000, float %874 - %877 = fmul float %863, %876 - %878 = fmul float %864, %876 - %879 = fmul float %865, %876 + %tmp826 = fmul float %result.i, 0x3FB99999A0000000 + %tmp827 = fcmp uge float 0.000000e+00, %tmp826 + %tmp828 = select i1 %tmp827, float 0.000000e+00, float %tmp826 + %tmp829 = fcmp uge float %tmp828, 0x3FD99999A0000000 + %tmp830 = select i1 %tmp829, float 0x3FD99999A0000000, float %tmp828 + %one.sub.a.i57 = fsub float 1.000000e+00, %tmp830 + %one.sub.ac.i58 = fmul float %one.sub.a.i57, %tmp304 + %mul.i59 = fmul float %result.i172, %tmp304 + %result.i60 = fadd float %mul.i59, %one.sub.ac.i58 + %one.sub.a.i53 = fsub float 1.000000e+00, %tmp830 + %one.sub.ac.i54 = fmul float %one.sub.a.i53, %tmp305 + %mul.i55 = fmul float %result.i168, %tmp305 + %result.i56 = fadd float %mul.i55, %one.sub.ac.i54 + %one.sub.a.i49 = fsub float 1.000000e+00, %tmp830 + %one.sub.ac.i50 = fmul float %one.sub.a.i49, %tmp306 + %mul.i51 = fmul float %result.i164, %tmp306 + %result.i52 = fadd float %mul.i51, %one.sub.ac.i50 + %one.sub.a.i45 = fsub float 1.000000e+00, %tmp830 + %one.sub.ac.i46 = fmul float %one.sub.a.i45, %tmp307 + %mul.i47 = fmul float %result.i160, %tmp307 + %result.i48 = fadd float %mul.i47, %one.sub.ac.i46 + %tmp831 = insertelement <4 x float> undef, float %tmp333, i32 0 + %tmp832 = insertelement <4 x float> %tmp831, float %tmp334, i32 1 + %tmp833 = insertelement <4 x float> %tmp832, float %tmp335, i32 2 + %tmp834 = insertelement <4 x float> %tmp833, float 0.000000e+00, i32 3 + %tmp835 = insertelement <4 x float> undef, float %tmp63, i32 0 + %tmp836 = insertelement <4 x float> %tmp835, float %tmp65, i32 1 + %tmp837 = insertelement <4 x float> %tmp836, float %tmp67, i32 2 + %tmp838 = insertelement <4 x float> %tmp837, float 0.000000e+00, i32 3 + %tmp839 = call float @llvm.r600.dot4(<4 x float> %tmp834, <4 x float> %tmp838) + %tmp840 = fcmp uge float 0x3FEB333340000000, %tmp839 + %tmp841 = select i1 %tmp840, float 0x3FEB333340000000, float %tmp839 + %tmp842 = fmul float %tmp8, %tmp841 + %tmp843 = fmul float %tmp13, %tmp841 + %tmp844 = fmul float %tmp18, %tmp841 + %tmp845 = insertelement <4 x float> undef, float %tmp34, i32 0 + %tmp846 = insertelement <4 x float> %tmp845, float %tmp35, i32 1 + %tmp847 = insertelement <4 x float> %tmp846, float %tmp36, i32 2 + %tmp848 = insertelement <4 x float> %tmp847, float 0.000000e+00, i32 3 + %tmp849 = insertelement <4 x float> undef, float %tmp63, i32 0 + %tmp850 = insertelement <4 x float> %tmp849, float %tmp65, i32 1 + %tmp851 = insertelement <4 x float> %tmp850, float %tmp67, i32 2 + %tmp852 = insertelement <4 x float> %tmp851, float 0.000000e+00, i32 3 + %tmp853 = call float @llvm.r600.dot4(<4 x float> %tmp848, <4 x float> %tmp852) + %tmp854 = fcmp uge float 0x3FECCCCCC0000000, %tmp853 + %tmp855 = select i1 %tmp854, float 0x3FECCCCCC0000000, float %tmp853 + %tmp856 = fmul float %tmp842, %tmp855 + %tmp857 = fmul float %tmp843, %tmp855 + %tmp858 = fmul float %tmp844, %tmp855 br label %ENDIF175 -ENDIF175: ; preds = %ENDIF172, %IF176 - %temp84.5 = phi float [ %848, %IF176 ], [ %temp84.4, %ENDIF172 ] - %temp85.5 = phi float [ %849, %IF176 ], [ %temp85.4, %ENDIF172 ] - %temp86.5 = phi float [ %850, %IF176 ], [ %temp86.4, %ENDIF172 ] - %temp87.5 = phi float [ %851, %IF176 ], [ %temp87.4, %ENDIF172 ] - %temp92.11 = phi float [ %877, %IF176 ], [ %temp92.10, %ENDIF172 ] - %temp93.5 = phi float [ %878, %IF176 ], [ %temp93.4, %ENDIF172 ] - %temp94.5 = phi float [ %879, %IF176 ], [ %temp94.4, %ENDIF172 ] - %880 = load <4 x float>, <4 x float> addrspace(8)* getelementptr ([1024 x <4 x float>], [1024 x <4 x float>] addrspace(8)* null, i64 0, i32 10) - %881 = extractelement <4 x float> %880, i32 0 - %882 = fcmp olt float %881, %179 - %883 = sext i1 %882 to i32 - %884 = bitcast i32 %883 to float - %885 = bitcast float %884 to i32 - %886 = icmp ne i32 %885, 0 - br i1 %886, label %IF179, label %ENDIF178 +ENDIF175: ; preds = %IF176, %ENDIF172 + %temp84.5 = phi float [ %result.i60, %IF176 ], [ %temp84.4, %ENDIF172 ] + %temp85.5 = phi float [ %result.i56, %IF176 ], [ %temp85.4, %ENDIF172 ] + %temp86.5 = phi float [ %result.i52, %IF176 ], [ %temp86.4, %ENDIF172 ] + %temp87.5 = phi float [ %result.i48, %IF176 ], [ %temp87.4, %ENDIF172 ] + %temp92.11 = phi float [ %tmp856, %IF176 ], [ %temp92.10, %ENDIF172 ] + %temp93.5 = phi float [ %tmp857, %IF176 ], [ %temp93.4, %ENDIF172 ] + %temp94.5 = phi float [ %tmp858, %IF176 ], [ %temp94.4, %ENDIF172 ] + %tmp859 = load <4 x float>, <4 x float> addrspace(8)* getelementptr ([1024 x <4 x float>], [1024 x <4 x float>] addrspace(8)* null, i64 0, i32 10) + %tmp860 = extractelement <4 x float> %tmp859, i32 0 + %tmp861 = fcmp olt float %tmp860, %tmp181 + %tmp862 = sext i1 %tmp861 to i32 + %tmp863 = bitcast i32 %tmp862 to float + %tmp864 = bitcast float %tmp863 to i32 + %tmp865 = icmp ne i32 %tmp864, 0 + br i1 %tmp865, label %IF179, label %ENDIF178 IF179: ; preds = %ENDIF175 - %887 = fadd float %202, 1.000000e+00 - %888 = fadd float %202, 1.000000e+00 - %889 = fadd float %202, 1.000000e+00 - %890 = insertelement <4 x float> undef, float %43, i32 0 - %891 = insertelement <4 x float> %890, float %44, i32 1 - %892 = insertelement <4 x float> %891, float %45, i32 2 - %893 = insertelement <4 x float> %892, float 0.000000e+00, i32 3 - %894 = insertelement <4 x float> undef, float %43, i32 0 - %895 = insertelement <4 x float> %894, float %44, i32 1 - %896 = insertelement <4 x float> %895, float %45, i32 2 - %897 = insertelement <4 x float> %896, float 0.000000e+00, i32 3 - %898 = call float @llvm.AMDGPU.dp4(<4 x float> %893, <4 x float> %897) - %899 = call float @llvm.AMDGPU.rsq.f32(float %898) - %900 = fmul float %45, %899 - %901 = call float @fabs(float %900) - %902 = fmul float %176, 0x3FECCCCCC0000000 - %903 = fadd float %902, %901 - %904 = fadd float %903, 0xBFEFAE1480000000 - %905 = fmul float %904, 0xC043FFFE20000000 - %906 = call float @llvm.AMDIL.clamp.(float %905, float 0.000000e+00, float 1.000000e+00) - %907 = fmul float 2.000000e+00, %906 - %908 = fsub float -0.000000e+00, %907 - %909 = fadd float 3.000000e+00, %908 - %910 = fmul float %906, %909 - %911 = fmul float %906, %910 - %912 = call float @llvm.AMDGPU.lrp(float %911, float %temp84.5, float %887) - %913 = call float @llvm.AMDGPU.lrp(float %911, float %temp85.5, float %888) - %914 = call float @llvm.AMDGPU.lrp(float %911, float %temp86.5, float %889) - %915 = call float @llvm.AMDGPU.lrp(float %911, float %temp87.5, float 0.000000e+00) - %916 = fmul float %202, 5.000000e-01 - %917 = fcmp uge float 0x3FE4CCCCC0000000, %916 - %918 = select i1 %917, float 0x3FE4CCCCC0000000, float %916 - %919 = fcmp uge float %918, 0x3FE3333340000000 - %920 = select i1 %919, float 0x3FE3333340000000, float %918 - %921 = call float @llvm.AMDGPU.lrp(float %920, float %912, float %temp84.5) - %922 = call float @llvm.AMDGPU.lrp(float %920, float %913, float %temp85.5) - %923 = call float @llvm.AMDGPU.lrp(float %920, float %914, float %temp86.5) - %924 = call float @llvm.AMDGPU.lrp(float %920, float %915, float %temp87.5) - %925 = insertelement <4 x float> undef, float %329, i32 0 - %926 = insertelement <4 x float> %925, float %330, i32 1 - %927 = insertelement <4 x float> %926, float %331, i32 2 - %928 = insertelement <4 x float> %927, float 0.000000e+00, i32 3 - %929 = insertelement <4 x float> undef, float %63, i32 0 - %930 = insertelement <4 x float> %929, float %65, i32 1 - %931 = insertelement <4 x float> %930, float %67, i32 2 - %932 = insertelement <4 x float> %931, float 0.000000e+00, i32 3 - %933 = call float @llvm.AMDGPU.dp4(<4 x float> %928, <4 x float> %932) - %934 = fcmp uge float 0x3FE99999A0000000, %933 - %935 = select i1 %934, float 0x3FE99999A0000000, float %933 - %936 = fmul float %8, %935 - %937 = fmul float %13, %935 - %938 = fmul float %18, %935 - %939 = insertelement <4 x float> undef, float %34, i32 0 - %940 = insertelement <4 x float> %939, float %35, i32 1 - %941 = insertelement <4 x float> %940, float %36, i32 2 - %942 = insertelement <4 x float> %941, float 0.000000e+00, i32 3 - %943 = insertelement <4 x float> undef, float %63, i32 0 - %944 = insertelement <4 x float> %943, float %65, i32 1 - %945 = insertelement <4 x float> %944, float %67, i32 2 - %946 = insertelement <4 x float> %945, float 0.000000e+00, i32 3 - %947 = call float @llvm.AMDGPU.dp4(<4 x float> %942, <4 x float> %946) - %948 = fcmp uge float 0x3FECCCCCC0000000, %947 - %949 = select i1 %948, float 0x3FECCCCCC0000000, float %947 - %950 = fmul float %936, %949 - %951 = fmul float %937, %949 - %952 = fmul float %938, %949 + %tmp866 = fadd float %result.i, 1.000000e+00 + %tmp867 = fadd float %result.i, 1.000000e+00 + %tmp868 = fadd float %result.i, 1.000000e+00 + %tmp869 = insertelement <4 x float> undef, float %tmp43, i32 0 + %tmp870 = insertelement <4 x float> %tmp869, float %tmp44, i32 1 + %tmp871 = insertelement <4 x float> %tmp870, float %tmp45, i32 2 + %tmp872 = insertelement <4 x float> %tmp871, float 0.000000e+00, i32 3 + %tmp873 = insertelement <4 x float> undef, float %tmp43, i32 0 + %tmp874 = insertelement <4 x float> %tmp873, float %tmp44, i32 1 + %tmp875 = insertelement <4 x float> %tmp874, float %tmp45, i32 2 + %tmp876 = insertelement <4 x float> %tmp875, float 0.000000e+00, i32 3 + %tmp877 = call float @llvm.r600.dot4(<4 x float> %tmp872, <4 x float> %tmp876) + %tmp878 = call float @llvm.r600.recipsqrt.clamped.f32(float %tmp877) + %tmp879 = fmul float %tmp45, %tmp878 + %tmp880 = call float @llvm.fabs.f32(float %tmp879) + %tmp881 = fmul float %tmp178, 0x3FECCCCCC0000000 + %tmp882 = fadd float %tmp881, %tmp880 + %tmp883 = fadd float %tmp882, 0xBFEFAE1480000000 + %tmp884 = fmul float %tmp883, 0xC043FFFE20000000 + %tmp885 = call float @llvm.AMDGPU.clamp.f32(float %tmp884, float 0.000000e+00, float 1.000000e+00) + %tmp886 = fmul float 2.000000e+00, %tmp885 + %tmp887 = fsub float -0.000000e+00, %tmp886 + %tmp888 = fadd float 3.000000e+00, %tmp887 + %tmp889 = fmul float %tmp885, %tmp888 + %tmp890 = fmul float %tmp885, %tmp889 + %one.sub.a.i41 = fsub float 1.000000e+00, %tmp890 + %one.sub.ac.i42 = fmul float %one.sub.a.i41, %tmp866 + %mul.i43 = fmul float %temp84.5, %tmp866 + %result.i44 = fadd float %mul.i43, %one.sub.ac.i42 + %one.sub.a.i37 = fsub float 1.000000e+00, %tmp890 + %one.sub.ac.i38 = fmul float %one.sub.a.i37, %tmp867 + %mul.i39 = fmul float %temp85.5, %tmp867 + %result.i40 = fadd float %mul.i39, %one.sub.ac.i38 + %one.sub.a.i33 = fsub float 1.000000e+00, %tmp890 + %one.sub.ac.i34 = fmul float %one.sub.a.i33, %tmp868 + %mul.i35 = fmul float %temp86.5, %tmp868 + %result.i36 = fadd float %mul.i35, %one.sub.ac.i34 + %one.sub.a.i29 = fsub float 1.000000e+00, %tmp890 + %one.sub.ac.i30 = fmul float %one.sub.a.i29, 0.000000e+00 + %mul.i31 = fmul float %temp87.5, 0.000000e+00 + %result.i32 = fadd float %mul.i31, %one.sub.ac.i30 + %tmp891 = fmul float %result.i, 5.000000e-01 + %tmp892 = fcmp uge float 0x3FE4CCCCC0000000, %tmp891 + %tmp893 = select i1 %tmp892, float 0x3FE4CCCCC0000000, float %tmp891 + %tmp894 = fcmp uge float %tmp893, 0x3FE3333340000000 + %tmp895 = select i1 %tmp894, float 0x3FE3333340000000, float %tmp893 + %one.sub.a.i25 = fsub float 1.000000e+00, %tmp895 + %one.sub.ac.i26 = fmul float %one.sub.a.i25, %temp84.5 + %mul.i27 = fmul float %result.i44, %temp84.5 + %result.i28 = fadd float %mul.i27, %one.sub.ac.i26 + %one.sub.a.i21 = fsub float 1.000000e+00, %tmp895 + %one.sub.ac.i22 = fmul float %one.sub.a.i21, %temp85.5 + %mul.i23 = fmul float %result.i40, %temp85.5 + %result.i24 = fadd float %mul.i23, %one.sub.ac.i22 + %one.sub.a.i17 = fsub float 1.000000e+00, %tmp895 + %one.sub.ac.i18 = fmul float %one.sub.a.i17, %temp86.5 + %mul.i19 = fmul float %result.i36, %temp86.5 + %result.i20 = fadd float %mul.i19, %one.sub.ac.i18 + %one.sub.a.i13 = fsub float 1.000000e+00, %tmp895 + %one.sub.ac.i14 = fmul float %one.sub.a.i13, %temp87.5 + %mul.i15 = fmul float %result.i32, %temp87.5 + %result.i16 = fadd float %mul.i15, %one.sub.ac.i14 + %tmp896 = insertelement <4 x float> undef, float %tmp333, i32 0 + %tmp897 = insertelement <4 x float> %tmp896, float %tmp334, i32 1 + %tmp898 = insertelement <4 x float> %tmp897, float %tmp335, i32 2 + %tmp899 = insertelement <4 x float> %tmp898, float 0.000000e+00, i32 3 + %tmp900 = insertelement <4 x float> undef, float %tmp63, i32 0 + %tmp901 = insertelement <4 x float> %tmp900, float %tmp65, i32 1 + %tmp902 = insertelement <4 x float> %tmp901, float %tmp67, i32 2 + %tmp903 = insertelement <4 x float> %tmp902, float 0.000000e+00, i32 3 + %tmp904 = call float @llvm.r600.dot4(<4 x float> %tmp899, <4 x float> %tmp903) + %tmp905 = fcmp uge float 0x3FE99999A0000000, %tmp904 + %tmp906 = select i1 %tmp905, float 0x3FE99999A0000000, float %tmp904 + %tmp907 = fmul float %tmp8, %tmp906 + %tmp908 = fmul float %tmp13, %tmp906 + %tmp909 = fmul float %tmp18, %tmp906 + %tmp910 = insertelement <4 x float> undef, float %tmp34, i32 0 + %tmp911 = insertelement <4 x float> %tmp910, float %tmp35, i32 1 + %tmp912 = insertelement <4 x float> %tmp911, float %tmp36, i32 2 + %tmp913 = insertelement <4 x float> %tmp912, float 0.000000e+00, i32 3 + %tmp914 = insertelement <4 x float> undef, float %tmp63, i32 0 + %tmp915 = insertelement <4 x float> %tmp914, float %tmp65, i32 1 + %tmp916 = insertelement <4 x float> %tmp915, float %tmp67, i32 2 + %tmp917 = insertelement <4 x float> %tmp916, float 0.000000e+00, i32 3 + %tmp918 = call float @llvm.r600.dot4(<4 x float> %tmp913, <4 x float> %tmp917) + %tmp919 = fcmp uge float 0x3FECCCCCC0000000, %tmp918 + %tmp920 = select i1 %tmp919, float 0x3FECCCCCC0000000, float %tmp918 + %tmp921 = fmul float %tmp907, %tmp920 + %tmp922 = fmul float %tmp908, %tmp920 + %tmp923 = fmul float %tmp909, %tmp920 br label %ENDIF178 -ENDIF178: ; preds = %ENDIF175, %IF179 - %temp84.6 = phi float [ %921, %IF179 ], [ %temp84.5, %ENDIF175 ] - %temp85.6 = phi float [ %922, %IF179 ], [ %temp85.5, %ENDIF175 ] - %temp86.6 = phi float [ %923, %IF179 ], [ %temp86.5, %ENDIF175 ] - %temp87.6 = phi float [ %924, %IF179 ], [ %temp87.5, %ENDIF175 ] - %temp92.12 = phi float [ %950, %IF179 ], [ %temp92.11, %ENDIF175 ] - %temp93.6 = phi float [ %951, %IF179 ], [ %temp93.5, %ENDIF175 ] - %temp94.6 = phi float [ %952, %IF179 ], [ %temp94.5, %ENDIF175 ] - %953 = fmul float %55, %temp92.12 - %954 = fmul float %57, %temp93.6 - %955 = fmul float %59, %temp94.6 - %956 = fmul float %61, 0.000000e+00 - %957 = fmul float %temp84.6, %953 - %958 = fmul float %temp85.6, %954 - %959 = fmul float %temp86.6, %955 - %960 = fmul float %temp87.6, %956 - %961 = fmul float %2, -2.000000e+00 - %962 = fadd float %961, 1.000000e+00 - %963 = load <4 x float>, <4 x float> addrspace(8)* getelementptr ([1024 x <4 x float>], [1024 x <4 x float>] addrspace(8)* null, i64 0, i32 23) - %964 = extractelement <4 x float> %963, i32 2 - %965 = fsub float -0.000000e+00, %964 - %966 = fadd float %962, %965 - %967 = fdiv float 1.000000e+00, %966 - %968 = load <4 x float>, <4 x float> addrspace(8)* getelementptr ([1024 x <4 x float>], [1024 x <4 x float>] addrspace(8)* null, i64 0, i32 24) - %969 = extractelement <4 x float> %968, i32 2 - %970 = fmul float %969, %967 - %971 = fsub float -0.000000e+00, %53 - %972 = fmul float %971, %53 - %973 = fmul float %972, %970 - %974 = fmul float %973, %970 - %975 = fmul float %974, 0x3FF7154760000000 - %976 = call float @llvm.AMDIL.exp.(float %975) - %977 = fcmp oeq float %53, 1.000000e+00 - %978 = sext i1 %977 to i32 - %979 = bitcast i32 %978 to float - %980 = bitcast float %979 to i32 - %981 = icmp ne i32 %980, 0 - %.184 = select i1 %981, float 1.000000e+00, float %976 - %982 = call float @llvm.AMDGPU.lrp(float %.184, float %957, float %47) - %983 = call float @llvm.AMDGPU.lrp(float %.184, float %958, float %49) - %984 = call float @llvm.AMDGPU.lrp(float %.184, float %959, float %51) - %985 = insertelement <4 x float> undef, float %982, i32 0 - %986 = insertelement <4 x float> %985, float %983, i32 1 - %987 = insertelement <4 x float> %986, float %984, i32 2 - %988 = insertelement <4 x float> %987, float %960, i32 3 - call void @llvm.R600.store.swizzle(<4 x float> %988, i32 0, i32 0) +ENDIF178: ; preds = %IF179, %ENDIF175 + %temp84.6 = phi float [ %result.i28, %IF179 ], [ %temp84.5, %ENDIF175 ] + %temp85.6 = phi float [ %result.i24, %IF179 ], [ %temp85.5, %ENDIF175 ] + %temp86.6 = phi float [ %result.i20, %IF179 ], [ %temp86.5, %ENDIF175 ] + %temp87.6 = phi float [ %result.i16, %IF179 ], [ %temp87.5, %ENDIF175 ] + %temp92.12 = phi float [ %tmp921, %IF179 ], [ %temp92.11, %ENDIF175 ] + %temp93.6 = phi float [ %tmp922, %IF179 ], [ %temp93.5, %ENDIF175 ] + %temp94.6 = phi float [ %tmp923, %IF179 ], [ %temp94.5, %ENDIF175 ] + %tmp924 = fmul float %tmp55, %temp92.12 + %tmp925 = fmul float %tmp57, %temp93.6 + %tmp926 = fmul float %tmp59, %temp94.6 + %tmp927 = fmul float %tmp61, 0.000000e+00 + %tmp928 = fmul float %temp84.6, %tmp924 + %tmp929 = fmul float %temp85.6, %tmp925 + %tmp930 = fmul float %temp86.6, %tmp926 + %tmp931 = fmul float %temp87.6, %tmp927 + %tmp932 = fmul float %tmp2, -2.000000e+00 + %tmp933 = fadd float %tmp932, 1.000000e+00 + %tmp934 = load <4 x float>, <4 x float> addrspace(8)* getelementptr ([1024 x <4 x float>], [1024 x <4 x float>] addrspace(8)* null, i64 0, i32 23) + %tmp935 = extractelement <4 x float> %tmp934, i32 2 + %tmp936 = fsub float -0.000000e+00, %tmp935 + %tmp937 = fadd float %tmp933, %tmp936 + %tmp938 = fdiv float 1.000000e+00, %tmp937 + %tmp939 = load <4 x float>, <4 x float> addrspace(8)* getelementptr ([1024 x <4 x float>], [1024 x <4 x float>] addrspace(8)* null, i64 0, i32 24) + %tmp940 = extractelement <4 x float> %tmp939, i32 2 + %tmp941 = fmul float %tmp940, %tmp938 + %tmp942 = fsub float -0.000000e+00, %tmp53 + %tmp943 = fmul float %tmp942, %tmp53 + %tmp944 = fmul float %tmp943, %tmp941 + %tmp945 = fmul float %tmp944, %tmp941 + %tmp946 = fmul float %tmp945, 0x3FF7154760000000 + %tmp947 = call float @llvm.exp2.f32(float %tmp946) + %tmp948 = fcmp oeq float %tmp53, 1.000000e+00 + %tmp949 = sext i1 %tmp948 to i32 + %tmp950 = bitcast i32 %tmp949 to float + %tmp951 = bitcast float %tmp950 to i32 + %tmp952 = icmp ne i32 %tmp951, 0 + %.184 = select i1 %tmp952, float 1.000000e+00, float %tmp947 + %one.sub.a.i9 = fsub float 1.000000e+00, %.184 + %one.sub.ac.i10 = fmul float %one.sub.a.i9, %tmp47 + %mul.i11 = fmul float %tmp928, %tmp47 + %result.i12 = fadd float %mul.i11, %one.sub.ac.i10 + %one.sub.a.i5 = fsub float 1.000000e+00, %.184 + %one.sub.ac.i6 = fmul float %one.sub.a.i5, %tmp49 + %mul.i7 = fmul float %tmp929, %tmp49 + %result.i8 = fadd float %mul.i7, %one.sub.ac.i6 + %one.sub.a.i1 = fsub float 1.000000e+00, %.184 + %one.sub.ac.i2 = fmul float %one.sub.a.i1, %tmp51 + %mul.i3 = fmul float %tmp930, %tmp51 + %result.i4 = fadd float %mul.i3, %one.sub.ac.i2 + %tmp953 = insertelement <4 x float> undef, float %result.i12, i32 0 + %tmp954 = insertelement <4 x float> %tmp953, float %result.i8, i32 1 + %tmp955 = insertelement <4 x float> %tmp954, float %result.i4, i32 2 + %tmp956 = insertelement <4 x float> %tmp955, float %tmp931, i32 3 + call void @llvm.r600.store.swizzle(<4 x float> %tmp956, i32 0, i32 0) ret void } -; Function Attrs: readnone -declare float @llvm.AMDGPU.dp4(<4 x float>, <4 x float>) #1 +; Function Attrs: nounwind readnone +declare float @llvm.r600.dot4(<4 x float>, <4 x float>) #0 -; Function Attrs: readnone -declare float @llvm.AMDGPU.rsq.f32(float) #1 +; Function Attrs: nounwind readnone +declare float @llvm.r600.recipsqrt.clamped.f32(float) #0 -; Function Attrs: readnone -declare <4 x float> @llvm.AMDGPU.tex(<4 x float>, i32, i32, i32) #1 +; Function Attrs: nounwind readonly +declare float @llvm.fabs.f32(float) #1 -; Function Attrs: readonly -declare float @fabs(float) #2 +; Function Attrs: nounwind readnone +declare float @llvm.exp2.f32(float) #0 -; Function Attrs: readnone -declare float @llvm.AMDIL.exp.(float) #1 +; Function Attrs: nounwind readnone +declare float @llvm.AMDGPU.clamp.f32(float, float, float) #0 -; Function Attrs: readnone -declare float @llvm.AMDGPU.lrp(float, float, float) #1 +declare void @llvm.r600.store.swizzle(<4 x float>, i32, i32) -; Function Attrs: readnone -declare float @llvm.AMDIL.clamp.(float, float, float) #1 +; Function Attrs: nounwind readnone +declare <4 x float> @llvm.r600.tex(<4 x float>, i32, i32, i32, i32, i32, i32, i32, i32, i32) #0 -declare void @llvm.R600.store.swizzle(<4 x float>, i32, i32) - -attributes #0 = { "ShaderType"="0" } -attributes #1 = { readnone } -attributes #2 = { readonly } +attributes #0 = { nounwind readnone } +attributes #1 = { nounwind readonly } |