diff options
Diffstat (limited to 'test/CodeGen/Mips/msa/basic_operations.ll')
| -rw-r--r-- | test/CodeGen/Mips/msa/basic_operations.ll | 388 |
1 files changed, 357 insertions, 31 deletions
diff --git a/test/CodeGen/Mips/msa/basic_operations.ll b/test/CodeGen/Mips/msa/basic_operations.ll index 0169a0780d36..dbdf42be49ca 100644 --- a/test/CodeGen/Mips/msa/basic_operations.ll +++ b/test/CodeGen/Mips/msa/basic_operations.ll @@ -6,10 +6,11 @@ @v8i16 = global <8 x i16> <i16 0, i16 0, i16 0, i16 0, i16 0, i16 0, i16 0, i16 0> @v4i32 = global <4 x i32> <i32 0, i32 0, i32 0, i32 0> @v2i64 = global <2 x i64> <i64 0, i64 0> +@i32 = global i32 0 @i64 = global i64 0 define void @const_v16i8() nounwind { - ; MIPS32-AE: const_v16i8: + ; MIPS32-AE-LABEL: const_v16i8: store volatile <16 x i8> <i8 0, i8 0, i8 0, i8 0, i8 0, i8 0, i8 0, i8 0, i8 0, i8 0, i8 0, i8 0, i8 0, i8 0, i8 0, i8 0>, <16 x i8>*@v16i8 ; MIPS32-AE: ldi.b [[R1:\$w[0-9]+]], 0 @@ -18,10 +19,12 @@ define void @const_v16i8() nounwind { ; MIPS32-AE: ldi.b [[R1:\$w[0-9]+]], 1 store volatile <16 x i8> <i8 1, i8 1, i8 1, i8 1, i8 1, i8 1, i8 1, i8 1, i8 1, i8 1, i8 1, i8 1, i8 1, i8 1, i8 1, i8 31>, <16 x i8>*@v16i8 - ; MIPS32-AE: ld.b [[R1:\$w[0-9]+]], %lo( + ; MIPS32-AE: addiu [[G_PTR:\$[0-9]+]], {{.*}}, %lo($ + ; MIPS32-AE: ld.b [[R1:\$w[0-9]+]], 0([[G_PTR]]) store volatile <16 x i8> <i8 1, i8 2, i8 3, i8 4, i8 5, i8 6, i8 7, i8 8, i8 9, i8 0, i8 1, i8 2, i8 3, i8 4, i8 5, i8 6>, <16 x i8>*@v16i8 - ; MIPS32-AE: ld.b [[R1:\$w[0-9]+]], %lo( + ; MIPS32-AE: addiu [[G_PTR:\$[0-9]+]], {{.*}}, %lo($ + ; MIPS32-AE: ld.b [[R1:\$w[0-9]+]], 0([[G_PTR]]) store volatile <16 x i8> <i8 1, i8 0, i8 1, i8 0, i8 1, i8 0, i8 1, i8 0, i8 1, i8 0, i8 1, i8 0, i8 1, i8 0, i8 1, i8 0>, <16 x i8>*@v16i8 ; MIPS32-BE: ldi.h [[R1:\$w[0-9]+]], 256 @@ -35,14 +38,15 @@ define void @const_v16i8() nounwind { ; MIPS32-AE-DAG: fill.w [[R1:\$w[0-9]+]], [[R2]] store volatile <16 x i8> <i8 1, i8 2, i8 3, i8 4, i8 5, i8 6, i8 7, i8 8, i8 1, i8 2, i8 3, i8 4, i8 5, i8 6, i8 7, i8 8>, <16 x i8>*@v16i8 - ; MIPS32-AE: ld.b [[R1:\$w[0-9]+]], %lo( + ; MIPS32-AE: addiu [[G_PTR:\$[0-9]+]], {{.*}}, %lo($ + ; MIPS32-AE: ld.b [[R1:\$w[0-9]+]], 0([[G_PTR]]) ret void ; MIPS32-AE: .size const_v16i8 } define void @const_v8i16() nounwind { - ; MIPS32-AE: const_v8i16: + ; MIPS32-AE-LABEL: const_v8i16: store volatile <8 x i16> <i16 0, i16 0, i16 0, i16 0, i16 0, i16 0, i16 0, i16 0>, <8 x i16>*@v8i16 ; MIPS32-AE: ldi.b [[R1:\$w[0-9]+]], 0 @@ -51,7 +55,8 @@ define void @const_v8i16() nounwind { ; MIPS32-AE: ldi.h [[R1:\$w[0-9]+]], 1 store volatile <8 x i16> <i16 1, i16 1, i16 1, i16 2, i16 1, i16 1, i16 1, i16 31>, <8 x i16>*@v8i16 - ; MIPS32-AE: ld.h [[R1:\$w[0-9]+]], %lo( + ; MIPS32-AE: addiu [[G_PTR:\$[0-9]+]], {{.*}}, %lo($ + ; MIPS32-AE: ld.h [[R1:\$w[0-9]+]], 0([[G_PTR]]) store volatile <8 x i16> <i16 1028, i16 1028, i16 1028, i16 1028, i16 1028, i16 1028, i16 1028, i16 1028>, <8 x i16>*@v8i16 ; MIPS32-AE: ldi.b [[R1:\$w[0-9]+]], 4 @@ -64,14 +69,15 @@ define void @const_v8i16() nounwind { ; MIPS32-AE-DAG: fill.w [[R1:\$w[0-9]+]], [[R2]] store volatile <8 x i16> <i16 1, i16 2, i16 3, i16 4, i16 1, i16 2, i16 3, i16 4>, <8 x i16>*@v8i16 - ; MIPS32-AE: ld.h [[R1:\$w[0-9]+]], %lo( + ; MIPS32-AE: addiu [[G_PTR:\$[0-9]+]], {{.*}}, %lo($ + ; MIPS32-AE: ld.h [[R1:\$w[0-9]+]], 0([[G_PTR]]) ret void ; MIPS32-AE: .size const_v8i16 } define void @const_v4i32() nounwind { - ; MIPS32-AE: const_v4i32: + ; MIPS32-AE-LABEL: const_v4i32: store volatile <4 x i32> <i32 0, i32 0, i32 0, i32 0>, <4 x i32>*@v4i32 ; MIPS32-AE: ldi.b [[R1:\$w[0-9]+]], 0 @@ -80,7 +86,8 @@ define void @const_v4i32() nounwind { ; MIPS32-AE: ldi.w [[R1:\$w[0-9]+]], 1 store volatile <4 x i32> <i32 1, i32 1, i32 1, i32 31>, <4 x i32>*@v4i32 - ; MIPS32-AE: ld.w [[R1:\$w[0-9]+]], %lo( + ; MIPS32-AE: addiu [[G_PTR:\$[0-9]+]], {{.*}}, %lo($ + ; MIPS32-AE: ld.w [[R1:\$w[0-9]+]], 0([[G_PTR]]) store volatile <4 x i32> <i32 16843009, i32 16843009, i32 16843009, i32 16843009>, <4 x i32>*@v4i32 ; MIPS32-AE: ldi.b [[R1:\$w[0-9]+]], 1 @@ -89,17 +96,19 @@ define void @const_v4i32() nounwind { ; MIPS32-AE: ldi.h [[R1:\$w[0-9]+]], 1 store volatile <4 x i32> <i32 1, i32 2, i32 1, i32 2>, <4 x i32>*@v4i32 - ; MIPS32-AE: ld.w [[R1:\$w[0-9]+]], %lo( + ; MIPS32-AE: addiu [[G_PTR:\$[0-9]+]], {{.*}}, %lo($ + ; MIPS32-AE: ld.w [[R1:\$w[0-9]+]], 0([[G_PTR]]) store volatile <4 x i32> <i32 3, i32 4, i32 5, i32 6>, <4 x i32>*@v4i32 - ; MIPS32-AE: ld.w [[R1:\$w[0-9]+]], %lo( + ; MIPS32-AE: addiu [[G_PTR:\$[0-9]+]], {{.*}}, %lo($ + ; MIPS32-AE: ld.w [[R1:\$w[0-9]+]], 0([[G_PTR]]) ret void ; MIPS32-AE: .size const_v4i32 } define void @const_v2i64() nounwind { - ; MIPS32-AE: const_v2i64: + ; MIPS32-AE-LABEL: const_v2i64: store volatile <2 x i64> <i64 0, i64 0>, <2 x i64>*@v2i64 ; MIPS32-AE: ldi.b [[R1:\$w[0-9]+]], 0 @@ -117,17 +126,19 @@ define void @const_v2i64() nounwind { ; MIPS32-AE: ldi.d [[R1:\$w[0-9]+]], 1 store volatile <2 x i64> <i64 1, i64 31>, <2 x i64>*@v2i64 - ; MIPS32-AE: ld.w [[R1:\$w[0-9]+]], %lo( + ; MIPS32-AE: addiu [[G_PTR:\$[0-9]+]], {{.*}}, %lo($ + ; MIPS32-AE: ld.w [[R1:\$w[0-9]+]], 0([[G_PTR]]) store volatile <2 x i64> <i64 3, i64 4>, <2 x i64>*@v2i64 - ; MIPS32-AE: ld.w [[R1:\$w[0-9]+]], %lo( + ; MIPS32-AE: addiu [[G_PTR:\$[0-9]+]], {{.*}}, %lo($ + ; MIPS32-AE: ld.w [[R1:\$w[0-9]+]], 0([[G_PTR]]) ret void ; MIPS32-AE: .size const_v2i64 } define void @nonconst_v16i8(i8 %a, i8 %b, i8 %c, i8 %d, i8 %e, i8 %f, i8 %g, i8 %h) nounwind { - ; MIPS32-AE: nonconst_v16i8: + ; MIPS32-AE-LABEL: nonconst_v16i8: %1 = insertelement <16 x i8> undef, i8 %a, i32 0 %2 = insertelement <16 x i8> %1, i8 %b, i32 1 @@ -177,7 +188,7 @@ define void @nonconst_v16i8(i8 %a, i8 %b, i8 %c, i8 %d, i8 %e, i8 %f, i8 %g, i8 } define void @nonconst_v8i16(i16 %a, i16 %b, i16 %c, i16 %d, i16 %e, i16 %f, i16 %g, i16 %h) nounwind { - ; MIPS32-AE: nonconst_v8i16: + ; MIPS32-AE-LABEL: nonconst_v8i16: %1 = insertelement <8 x i16> undef, i16 %a, i32 0 %2 = insertelement <8 x i16> %1, i16 %b, i32 1 @@ -211,7 +222,7 @@ define void @nonconst_v8i16(i16 %a, i16 %b, i16 %c, i16 %d, i16 %e, i16 %f, i16 } define void @nonconst_v4i32(i32 %a, i32 %b, i32 %c, i32 %d) nounwind { - ; MIPS32-AE: nonconst_v4i32: + ; MIPS32-AE-LABEL: nonconst_v4i32: %1 = insertelement <4 x i32> undef, i32 %a, i32 0 %2 = insertelement <4 x i32> %1, i32 %b, i32 1 @@ -229,7 +240,7 @@ define void @nonconst_v4i32(i32 %a, i32 %b, i32 %c, i32 %d) nounwind { } define void @nonconst_v2i64(i64 %a, i64 %b) nounwind { - ; MIPS32-AE: nonconst_v2i64: + ; MIPS32-AE-LABEL: nonconst_v2i64: %1 = insertelement <2 x i64> undef, i64 %a, i32 0 %2 = insertelement <2 x i64> %1, i64 %b, i32 1 @@ -245,7 +256,7 @@ define void @nonconst_v2i64(i64 %a, i64 %b) nounwind { } define i32 @extract_sext_v16i8() nounwind { - ; MIPS32-AE: extract_sext_v16i8: + ; MIPS32-AE-LABEL: extract_sext_v16i8: %1 = load <16 x i8>* @v16i8 ; MIPS32-AE-DAG: ld.b [[R1:\$w[0-9]+]], @@ -264,7 +275,7 @@ define i32 @extract_sext_v16i8() nounwind { } define i32 @extract_sext_v8i16() nounwind { - ; MIPS32-AE: extract_sext_v8i16: + ; MIPS32-AE-LABEL: extract_sext_v8i16: %1 = load <8 x i16>* @v8i16 ; MIPS32-AE-DAG: ld.h [[R1:\$w[0-9]+]], @@ -283,7 +294,7 @@ define i32 @extract_sext_v8i16() nounwind { } define i32 @extract_sext_v4i32() nounwind { - ; MIPS32-AE: extract_sext_v4i32: + ; MIPS32-AE-LABEL: extract_sext_v4i32: %1 = load <4 x i32>* @v4i32 ; MIPS32-AE-DAG: ld.w [[R1:\$w[0-9]+]], @@ -299,7 +310,7 @@ define i32 @extract_sext_v4i32() nounwind { } define i64 @extract_sext_v2i64() nounwind { - ; MIPS32-AE: extract_sext_v2i64: + ; MIPS32-AE-LABEL: extract_sext_v2i64: %1 = load <2 x i64>* @v2i64 ; MIPS32-AE-DAG: ld.d [[R1:\$w[0-9]+]], @@ -318,7 +329,7 @@ define i64 @extract_sext_v2i64() nounwind { } define i32 @extract_zext_v16i8() nounwind { - ; MIPS32-AE: extract_zext_v16i8: + ; MIPS32-AE-LABEL: extract_zext_v16i8: %1 = load <16 x i8>* @v16i8 ; MIPS32-AE-DAG: ld.b [[R1:\$w[0-9]+]], @@ -336,7 +347,7 @@ define i32 @extract_zext_v16i8() nounwind { } define i32 @extract_zext_v8i16() nounwind { - ; MIPS32-AE: extract_zext_v8i16: + ; MIPS32-AE-LABEL: extract_zext_v8i16: %1 = load <8 x i16>* @v8i16 ; MIPS32-AE-DAG: ld.h [[R1:\$w[0-9]+]], @@ -354,7 +365,7 @@ define i32 @extract_zext_v8i16() nounwind { } define i32 @extract_zext_v4i32() nounwind { - ; MIPS32-AE: extract_zext_v4i32: + ; MIPS32-AE-LABEL: extract_zext_v4i32: %1 = load <4 x i32>* @v4i32 ; MIPS32-AE-DAG: ld.w [[R1:\$w[0-9]+]], @@ -370,7 +381,7 @@ define i32 @extract_zext_v4i32() nounwind { } define i64 @extract_zext_v2i64() nounwind { - ; MIPS32-AE: extract_zext_v2i64: + ; MIPS32-AE-LABEL: extract_zext_v2i64: %1 = load <2 x i64>* @v2i64 ; MIPS32-AE-DAG: ld.d [[R1:\$w[0-9]+]], @@ -387,8 +398,200 @@ define i64 @extract_zext_v2i64() nounwind { ; MIPS32-AE: .size extract_zext_v2i64 } +define i32 @extract_sext_v16i8_vidx() nounwind { + ; MIPS32-AE-LABEL: extract_sext_v16i8_vidx: + + %1 = load <16 x i8>* @v16i8 + ; MIPS32-AE-DAG: lw [[PTR_V:\$[0-9]+]], %got(v16i8)( + ; MIPS32-AE-DAG: ld.b [[R1:\$w[0-9]+]], 0([[PTR_V]]) + + %2 = add <16 x i8> %1, %1 + ; MIPS32-AE-DAG: addv.b [[R2:\$w[0-9]+]], [[R1]], [[R1]] + + %3 = load i32* @i32 + ; MIPS32-AE-DAG: lw [[PTR_I:\$[0-9]+]], %got(i32)( + ; MIPS32-AE-DAG: lw [[IDX:\$[0-9]+]], 0([[PTR_I]]) + + %4 = extractelement <16 x i8> %2, i32 %3 + %5 = sext i8 %4 to i32 + ; MIPS32-AE-DAG: splat.b $w[[R3:[0-9]+]], [[R1]]{{\[}}[[IDX]]] + ; MIPS32-AE-DAG: mfc1 [[R5:\$[0-9]+]], $f[[R3]] + ; MIPS32-AE-DAG: sra [[R6:\$[0-9]+]], [[R5]], 24 + + ret i32 %5 + ; MIPS32-AE: .size extract_sext_v16i8_vidx +} + +define i32 @extract_sext_v8i16_vidx() nounwind { + ; MIPS32-AE-LABEL: extract_sext_v8i16_vidx: + + %1 = load <8 x i16>* @v8i16 + ; MIPS32-AE-DAG: lw [[PTR_V:\$[0-9]+]], %got(v8i16)( + ; MIPS32-AE-DAG: ld.h [[R1:\$w[0-9]+]], 0([[PTR_V]]) + + %2 = add <8 x i16> %1, %1 + ; MIPS32-AE-DAG: addv.h [[R2:\$w[0-9]+]], [[R1]], [[R1]] + + %3 = load i32* @i32 + ; MIPS32-AE-DAG: lw [[PTR_I:\$[0-9]+]], %got(i32)( + ; MIPS32-AE-DAG: lw [[IDX:\$[0-9]+]], 0([[PTR_I]]) + + %4 = extractelement <8 x i16> %2, i32 %3 + %5 = sext i16 %4 to i32 + ; MIPS32-AE-DAG: splat.h $w[[R3:[0-9]+]], [[R1]]{{\[}}[[IDX]]] + ; MIPS32-AE-DAG: mfc1 [[R5:\$[0-9]+]], $f[[R3]] + ; MIPS32-AE-DAG: sra [[R6:\$[0-9]+]], [[R5]], 16 + + ret i32 %5 + ; MIPS32-AE: .size extract_sext_v8i16_vidx +} + +define i32 @extract_sext_v4i32_vidx() nounwind { + ; MIPS32-AE-LABEL: extract_sext_v4i32_vidx: + + %1 = load <4 x i32>* @v4i32 + ; MIPS32-AE-DAG: lw [[PTR_V:\$[0-9]+]], %got(v4i32)( + ; MIPS32-AE-DAG: ld.w [[R1:\$w[0-9]+]], 0([[PTR_V]]) + + %2 = add <4 x i32> %1, %1 + ; MIPS32-AE-DAG: addv.w [[R2:\$w[0-9]+]], [[R1]], [[R1]] + + %3 = load i32* @i32 + ; MIPS32-AE-DAG: lw [[PTR_I:\$[0-9]+]], %got(i32)( + ; MIPS32-AE-DAG: lw [[IDX:\$[0-9]+]], 0([[PTR_I]]) + + %4 = extractelement <4 x i32> %2, i32 %3 + ; MIPS32-AE-DAG: splat.w $w[[R3:[0-9]+]], [[R1]]{{\[}}[[IDX]]] + ; MIPS32-AE-DAG: mfc1 [[R5:\$[0-9]+]], $f[[R3]] + ; MIPS32-AE-NOT: sra + + ret i32 %4 + ; MIPS32-AE: .size extract_sext_v4i32_vidx +} + +define i64 @extract_sext_v2i64_vidx() nounwind { + ; MIPS32-AE-LABEL: extract_sext_v2i64_vidx: + + %1 = load <2 x i64>* @v2i64 + ; MIPS32-AE-DAG: lw [[PTR_V:\$[0-9]+]], %got(v2i64)( + ; MIPS32-AE-DAG: ld.d [[R1:\$w[0-9]+]], 0([[PTR_V]]) + + %2 = add <2 x i64> %1, %1 + ; MIPS32-AE-DAG: addv.d [[R2:\$w[0-9]+]], [[R1]], [[R1]] + + %3 = load i32* @i32 + ; MIPS32-AE-DAG: lw [[PTR_I:\$[0-9]+]], %got(i32)( + ; MIPS32-AE-DAG: lw [[IDX:\$[0-9]+]], 0([[PTR_I]]) + + %4 = extractelement <2 x i64> %2, i32 %3 + ; MIPS32-AE-DAG: splat.w $w[[R3:[0-9]+]], [[R1]]{{\[}}[[IDX]]] + ; MIPS32-AE-DAG: mfc1 [[R5:\$[0-9]+]], $f[[R3]] + ; MIPS32-AE-DAG: splat.w $w[[R4:[0-9]+]], [[R1]]{{\[}}[[IDX]]] + ; MIPS32-AE-DAG: mfc1 [[R6:\$[0-9]+]], $f[[R4]] + ; MIPS32-AE-NOT: sra + + ret i64 %4 + ; MIPS32-AE: .size extract_sext_v2i64_vidx +} + +define i32 @extract_zext_v16i8_vidx() nounwind { + ; MIPS32-AE-LABEL: extract_zext_v16i8_vidx: + + %1 = load <16 x i8>* @v16i8 + ; MIPS32-AE-DAG: lw [[PTR_V:\$[0-9]+]], %got(v16i8)( + ; MIPS32-AE-DAG: ld.b [[R1:\$w[0-9]+]], 0([[PTR_V]]) + + %2 = add <16 x i8> %1, %1 + ; MIPS32-AE-DAG: addv.b [[R2:\$w[0-9]+]], [[R1]], [[R1]] + + %3 = load i32* @i32 + ; MIPS32-AE-DAG: lw [[PTR_I:\$[0-9]+]], %got(i32)( + ; MIPS32-AE-DAG: lw [[IDX:\$[0-9]+]], 0([[PTR_I]]) + + %4 = extractelement <16 x i8> %2, i32 %3 + %5 = zext i8 %4 to i32 + ; MIPS32-AE-DAG: splat.b $w[[R3:[0-9]+]], [[R1]]{{\[}}[[IDX]]] + ; MIPS32-AE-DAG: mfc1 [[R5:\$[0-9]+]], $f[[R3]] + ; MIPS32-AE-DAG: srl [[R6:\$[0-9]+]], [[R5]], 24 + + ret i32 %5 + ; MIPS32-AE: .size extract_zext_v16i8_vidx +} + +define i32 @extract_zext_v8i16_vidx() nounwind { + ; MIPS32-AE-LABEL: extract_zext_v8i16_vidx: + + %1 = load <8 x i16>* @v8i16 + ; MIPS32-AE-DAG: lw [[PTR_V:\$[0-9]+]], %got(v8i16)( + ; MIPS32-AE-DAG: ld.h [[R1:\$w[0-9]+]], 0([[PTR_V]]) + + %2 = add <8 x i16> %1, %1 + ; MIPS32-AE-DAG: addv.h [[R2:\$w[0-9]+]], [[R1]], [[R1]] + + %3 = load i32* @i32 + ; MIPS32-AE-DAG: lw [[PTR_I:\$[0-9]+]], %got(i32)( + ; MIPS32-AE-DAG: lw [[IDX:\$[0-9]+]], 0([[PTR_I]]) + + %4 = extractelement <8 x i16> %2, i32 %3 + %5 = zext i16 %4 to i32 + ; MIPS32-AE-DAG: splat.h $w[[R3:[0-9]+]], [[R1]]{{\[}}[[IDX]]] + ; MIPS32-AE-DAG: mfc1 [[R5:\$[0-9]+]], $f[[R3]] + ; MIPS32-AE-DAG: srl [[R6:\$[0-9]+]], [[R5]], 16 + + ret i32 %5 + ; MIPS32-AE: .size extract_zext_v8i16_vidx +} + +define i32 @extract_zext_v4i32_vidx() nounwind { + ; MIPS32-AE-LABEL: extract_zext_v4i32_vidx: + + %1 = load <4 x i32>* @v4i32 + ; MIPS32-AE-DAG: lw [[PTR_V:\$[0-9]+]], %got(v4i32)( + ; MIPS32-AE-DAG: ld.w [[R1:\$w[0-9]+]], 0([[PTR_V]]) + + %2 = add <4 x i32> %1, %1 + ; MIPS32-AE-DAG: addv.w [[R2:\$w[0-9]+]], [[R1]], [[R1]] + + %3 = load i32* @i32 + ; MIPS32-AE-DAG: lw [[PTR_I:\$[0-9]+]], %got(i32)( + ; MIPS32-AE-DAG: lw [[IDX:\$[0-9]+]], 0([[PTR_I]]) + + %4 = extractelement <4 x i32> %2, i32 %3 + ; MIPS32-AE-DAG: splat.w $w[[R3:[0-9]+]], [[R1]]{{\[}}[[IDX]]] + ; MIPS32-AE-DAG: mfc1 [[R5:\$[0-9]+]], $f[[R3]] + ; MIPS32-AE-NOT: srl + + ret i32 %4 + ; MIPS32-AE: .size extract_zext_v4i32_vidx +} + +define i64 @extract_zext_v2i64_vidx() nounwind { + ; MIPS32-AE-LABEL: extract_zext_v2i64_vidx: + + %1 = load <2 x i64>* @v2i64 + ; MIPS32-AE-DAG: lw [[PTR_V:\$[0-9]+]], %got(v2i64)( + ; MIPS32-AE-DAG: ld.d [[R1:\$w[0-9]+]], 0([[PTR_V]]) + + %2 = add <2 x i64> %1, %1 + ; MIPS32-AE-DAG: addv.d [[R2:\$w[0-9]+]], [[R1]], [[R1]] + + %3 = load i32* @i32 + ; MIPS32-AE-DAG: lw [[PTR_I:\$[0-9]+]], %got(i32)( + ; MIPS32-AE-DAG: lw [[IDX:\$[0-9]+]], 0([[PTR_I]]) + + %4 = extractelement <2 x i64> %2, i32 %3 + ; MIPS32-AE-DAG: splat.w $w[[R3:[0-9]+]], [[R1]]{{\[}}[[IDX]]] + ; MIPS32-AE-DAG: mfc1 [[R5:\$[0-9]+]], $f[[R3]] + ; MIPS32-AE-DAG: splat.w $w[[R4:[0-9]+]], [[R1]]{{\[}}[[IDX]]] + ; MIPS32-AE-DAG: mfc1 [[R6:\$[0-9]+]], $f[[R4]] + ; MIPS32-AE-NOT: srl + + ret i64 %4 + ; MIPS32-AE: .size extract_zext_v2i64_vidx +} + define void @insert_v16i8(i32 %a) nounwind { - ; MIPS32-AE: insert_v16i8: + ; MIPS32-AE-LABEL: insert_v16i8: %1 = load <16 x i8>* @v16i8 ; MIPS32-AE-DAG: ld.b [[R1:\$w[0-9]+]], @@ -410,7 +613,7 @@ define void @insert_v16i8(i32 %a) nounwind { } define void @insert_v8i16(i32 %a) nounwind { - ; MIPS32-AE: insert_v8i16: + ; MIPS32-AE-LABEL: insert_v8i16: %1 = load <8 x i16>* @v8i16 ; MIPS32-AE-DAG: ld.h [[R1:\$w[0-9]+]], @@ -432,7 +635,7 @@ define void @insert_v8i16(i32 %a) nounwind { } define void @insert_v4i32(i32 %a) nounwind { - ; MIPS32-AE: insert_v4i32: + ; MIPS32-AE-LABEL: insert_v4i32: %1 = load <4 x i32>* @v4i32 ; MIPS32-AE-DAG: ld.w [[R1:\$w[0-9]+]], @@ -451,7 +654,7 @@ define void @insert_v4i32(i32 %a) nounwind { } define void @insert_v2i64(i64 %a) nounwind { - ; MIPS32-AE: insert_v2i64: + ; MIPS32-AE-LABEL: insert_v2i64: %1 = load <2 x i64>* @v2i64 ; MIPS32-AE-DAG: ld.w [[R1:\$w[0-9]+]], @@ -470,8 +673,131 @@ define void @insert_v2i64(i64 %a) nounwind { ; MIPS32-AE: .size insert_v2i64 } +define void @insert_v16i8_vidx(i32 %a) nounwind { + ; MIPS32-AE: insert_v16i8_vidx: + + %1 = load <16 x i8>* @v16i8 + ; MIPS32-AE-DAG: ld.b [[R1:\$w[0-9]+]], + + %2 = load i32* @i32 + ; MIPS32-AE-DAG: lw [[PTR_I:\$[0-9]+]], %got(i32)( + ; MIPS32-AE-DAG: lw [[IDX:\$[0-9]+]], 0([[PTR_I]]) + + %a2 = trunc i32 %a to i8 + %a3 = sext i8 %a2 to i32 + %a4 = trunc i32 %a3 to i8 + ; MIPS32-AE-NOT: andi + ; MIPS32-AE-NOT: sra + + %3 = insertelement <16 x i8> %1, i8 %a4, i32 %2 + ; MIPS32-AE-DAG: sld.b [[R1]], [[R1]]{{\[}}[[IDX]]] + ; MIPS32-AE-DAG: insert.b [[R1]][0], $4 + ; MIPS32-AE-DAG: neg [[NIDX:\$[0-9]+]], [[IDX]] + ; MIPS32-AE-DAG: sld.b [[R1]], [[R1]]{{\[}}[[NIDX]]] + + store <16 x i8> %3, <16 x i8>* @v16i8 + ; MIPS32-AE-DAG: st.b [[R1]] + + ret void + ; MIPS32-AE: .size insert_v16i8_vidx +} + +define void @insert_v8i16_vidx(i32 %a) nounwind { + ; MIPS32-AE: insert_v8i16_vidx: + + %1 = load <8 x i16>* @v8i16 + ; MIPS32-AE-DAG: ld.h [[R1:\$w[0-9]+]], + + %2 = load i32* @i32 + ; MIPS32-AE-DAG: lw [[PTR_I:\$[0-9]+]], %got(i32)( + ; MIPS32-AE-DAG: lw [[IDX:\$[0-9]+]], 0([[PTR_I]]) + + %a2 = trunc i32 %a to i16 + %a3 = sext i16 %a2 to i32 + %a4 = trunc i32 %a3 to i16 + ; MIPS32-AE-NOT: andi + ; MIPS32-AE-NOT: sra + + %3 = insertelement <8 x i16> %1, i16 %a4, i32 %2 + ; MIPS32-AE-DAG: sll [[BIDX:\$[0-9]+]], [[IDX]], 1 + ; MIPS32-AE-DAG: sld.b [[R1]], [[R1]]{{\[}}[[BIDX]]] + ; MIPS32-AE-DAG: insert.h [[R1]][0], $4 + ; MIPS32-AE-DAG: neg [[NIDX:\$[0-9]+]], [[BIDX]] + ; MIPS32-AE-DAG: sld.b [[R1]], [[R1]]{{\[}}[[NIDX]]] + + store <8 x i16> %3, <8 x i16>* @v8i16 + ; MIPS32-AE-DAG: st.h [[R1]] + + ret void + ; MIPS32-AE: .size insert_v8i16_vidx +} + +define void @insert_v4i32_vidx(i32 %a) nounwind { + ; MIPS32-AE: insert_v4i32_vidx: + + %1 = load <4 x i32>* @v4i32 + ; MIPS32-AE-DAG: ld.w [[R1:\$w[0-9]+]], + + %2 = load i32* @i32 + ; MIPS32-AE-DAG: lw [[PTR_I:\$[0-9]+]], %got(i32)( + ; MIPS32-AE-DAG: lw [[IDX:\$[0-9]+]], 0([[PTR_I]]) + + ; MIPS32-AE-NOT: andi + ; MIPS32-AE-NOT: sra + + %3 = insertelement <4 x i32> %1, i32 %a, i32 %2 + ; MIPS32-AE-DAG: sll [[BIDX:\$[0-9]+]], [[IDX]], 2 + ; MIPS32-AE-DAG: sld.b [[R1]], [[R1]]{{\[}}[[BIDX]]] + ; MIPS32-AE-DAG: insert.w [[R1]][0], $4 + ; MIPS32-AE-DAG: neg [[NIDX:\$[0-9]+]], [[BIDX]] + ; MIPS32-AE-DAG: sld.b [[R1]], [[R1]]{{\[}}[[NIDX]]] + + store <4 x i32> %3, <4 x i32>* @v4i32 + ; MIPS32-AE-DAG: st.w [[R1]] + + ret void + ; MIPS32-AE: .size insert_v4i32_vidx +} + +define void @insert_v2i64_vidx(i64 %a) nounwind { + ; MIPS32-AE: insert_v2i64_vidx: + + %1 = load <2 x i64>* @v2i64 + ; MIPS32-AE-DAG: ld.w [[R1:\$w[0-9]+]], + + %2 = load i32* @i32 + ; MIPS32-AE-DAG: lw [[PTR_I:\$[0-9]+]], %got(i32)( + ; MIPS32-AE-DAG: lw [[IDX:\$[0-9]+]], 0([[PTR_I]]) + + ; MIPS32-AE-NOT: andi + ; MIPS32-AE-NOT: sra + + %3 = insertelement <2 x i64> %1, i64 %a, i32 %2 + ; TODO: This code could be a lot better but it works. The legalizer splits + ; 64-bit inserts into two 32-bit inserts because there is no i64 type on + ; MIPS32. The obvious optimisation is to perform both insert.w's at once while + ; the vector is rotated. + ; MIPS32-AE-DAG: sll [[BIDX:\$[0-9]+]], [[IDX]], 2 + ; MIPS32-AE-DAG: sld.b [[R1]], [[R1]]{{\[}}[[BIDX]]] + ; MIPS32-AE-DAG: insert.w [[R1]][0], $4 + ; MIPS32-AE-DAG: neg [[NIDX:\$[0-9]+]], [[BIDX]] + ; MIPS32-AE-DAG: sld.b [[R1]], [[R1]]{{\[}}[[NIDX]]] + ; MIPS32-AE-DAG: addiu [[IDX2:\$[0-9]+]], [[IDX]], 1 + ; MIPS32-AE-DAG: sll [[BIDX:\$[0-9]+]], [[IDX2]], 2 + ; MIPS32-AE-DAG: sld.b [[R1]], [[R1]]{{\[}}[[BIDX]]] + ; MIPS32-AE-DAG: insert.w [[R1]][0], $5 + ; MIPS32-AE-DAG: neg [[NIDX:\$[0-9]+]], [[BIDX]] + ; MIPS32-AE-DAG: sld.b [[R1]], [[R1]]{{\[}}[[NIDX]]] + + store <2 x i64> %3, <2 x i64>* @v2i64 + ; MIPS32-AE-DAG: st.w [[R1]] + + ret void + ; MIPS32-AE: .size insert_v2i64_vidx +} + define void @truncstore() nounwind { - ; MIPS32-AE: truncstore: + ; MIPS32-AE-LABEL: truncstore: store volatile <4 x i8> <i8 -1, i8 -1, i8 -1, i8 -1>, <4 x i8>*@v4i8 ; TODO: What code should be emitted? |